发明名称 Method for design and analysis of multi-layer ceramic capacitor considering thermal stress
摘要 <p>본 발명은 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석방법에 관한 것으로, 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 결함과 불량의 발생을 억제하고 나아가 효율이 극대화된 최적의 부품 설계 및 제조공정 개발의 근간을 이룰 수 있다. 본 발명에 의한 다층 세라믹 커패시터의 설계 및 해석 방법은, (a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층 하여 다층 세라믹 커패시터의 모델을 생성하는 단계와; (b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계와; (c) 상기 공정 조건에 따른 유한요소 수치해석을 각각 수행하는 단계; 및 (d) 상기 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용하는 단계;를 포함하고 있다.</p>
申请公布号 KR101070246(B1) 申请公布日期 2011.10.06
申请号 KR20100061869 申请日期 2010.06.29
申请人 发明人
分类号 H01G4/12;H01G4/30;H01G4/33 主分类号 H01G4/12
代理机构 代理人
主权项
地址