薄膜晶体管阵列基板及其制造方法

摘要

一种薄膜晶体管阵列基板及其制造方法。此方法是先于基板上形成包括多条扫描线、与扫描线连接的多个栅极的第一图案化导电层。然后，于基板上形成具有多个开孔的图案化栅绝缘层以覆盖第一图案化导电层，并于开孔内形成多个介电图案。接着，于图案化栅绝缘层上形成多个半导体图案。而后，于半导体图案、图案化栅绝缘层以及介电图案上形成第二图案化导电层。接着，于半导体图案、图案化栅绝缘层以及介电图案上形成保护层。之后，于保护层上形成多个像素电极。本发明可以减少驱动元件的数目以达到降低成本的目的；同时兼顾薄膜晶体管元件特性的稳定性以及高存储电容值，以满足元件设计上的需求；还可以达到减少光掩模数目的功效。

主权项

一种薄膜晶体管阵列基板，包括：一基板；一第一图案化导电层，配置于该基板上，该第一图案化导电层包括多条扫描线以及多个与所述多条扫描线连接的栅极；一图案化栅绝缘层，配置于该基板上以覆盖住该第一图案化导电层，其中该图案化栅绝缘层具有多个开孔，所述多个开孔不暴露出所述栅极；多个介电图案，位于所述多个开孔内，其中该介电图案的介电常数小于该图案化栅绝缘层的介电常数；多个半导体图案，配置于该图案化栅绝缘层上，其中所述多个半导体图案包括多个彼此分离的通道层；一第二图案化导电层，配置于该半导体图案、该图案化栅绝缘层以及该介电图案上，其中该第二图案化导电层包括多条数据线、多个与所述多条数据线连接的源极以及多个漏极；一保护层，配置于该半导体图案、该图案化栅绝缘层以及该介电图案上，以覆盖住该第二图案化导电层；以及多个像素电极，配置于该保护层上，其中各所述像素电极分别与其中一漏极电性连接。