| 发明名称 | 防漏电检测控制电路 | ||
| 摘要 | 本发明公开了一种防漏电检测控制电路，其包括：一缓存单元，其具有一频率信号输入端，以接收一频率信号；一重置信号输入端，以接收一重置信号；一信号产生端，以产生一逻辑信号；以及一逻辑栅，其与该缓存单元耦接，其具有一第一信号输入端，以接收该逻辑信号；一第二信号输入端，以接收一控制信号；及一信号输出端，其根据该逻辑信号及该控制信号输出一输出信号；其中，该控制信号控制该逻辑栅，使该输出信号为一固定状态，以检测一集成电路中因工艺瑕疵所产生的漏电现象。 | ||
| 申请公布号 | CN101738561B | 申请公布日期 | 2011.10.05 |
| 申请号 | CN200810170241.5 | 申请日期 | 2008.10.14 |
| 申请人 | 盛群半导体股份有限公司 | 发明人 | 吴佳轩;林春安 |
| 分类号 | G01R31/02(2006.01)I | 主分类号 | G01R31/02(2006.01)I |
| 代理机构 | 北京律诚同业知识产权代理有限公司 11006 | 代理人 | 梁挥 |
| 主权项 | 一种防漏电检测控制电路，其特征在于，包含有：一缓存单元，其具有一频率信号输入端，以接收一频率信号；一重置信号输入端，以接收一重置信号；一信号产生端，以产生一逻辑信号；以及一逻辑栅，其与该缓存单元耦接，其具有一第一信号输入端，以接收该逻辑信号；一第二信号输入端，以接收一控制信号；及一信号输出端，其根据该逻辑信号及该控制信号输出一输出信号；其中，该控制信号控制该逻辑栅，使该输出信号为一固定状态，以检测一集成电路中因工艺瑕疵所产生的漏电现象。 | ||
| 地址 | 中国台湾新竹市 | ||