| 主权项 |
一种数位可程式延迟电路，包含：复数电晶体，彼此并联连接并且连接到运送具有欲延迟的边缘之信号的线路，其中由延迟控制信号选择一个或更多的该电晶体以施加延迟量到该边缘，其中该复数电晶体形成第一子电路和第二子电路，该第一子电路包含彼此并联连接的复数P型电晶体，某些该P型电晶体具有不同的有效宽度，且该第二子电路包含彼此并联连接的对应复数N型电晶体，某些该N型电晶体具有不同的有效宽度，且该数位可程式延迟电路另外包含：一N型电晶体，与该第一子电路中的该复数P型电晶体并联连接，在该信号的低部位期间，该N型电晶体排放该第一子电路中的该复数P型电晶体各处之电压；及一P型电晶体，与该第二子电路中的该复数N型电晶体并联连接，在该信号的高部位期间，该P型电晶体排放该第二子电路中的该复数N型电晶体各处之电压，且其中该第一子电路和该第二子电路彼此串联连接，使得该第一和第二子电路的其中之一延迟该边缘，接着该第一和第二子电路的其中另一个进一步延迟该边缘，且其中该延迟控制信号系依据想要的延迟量和实施该复数电晶体之积体电路的瞬间处理、温度、及电压条件之量测。 |
