发明名称 分数分频器锁相回路装置及其控制方法
摘要
申请公布号 TWI350060 申请公布日期 2011.10.01
申请号 TW096150763 申请日期 2007.12.28
申请人 富士通半導體股份有限公司 日本 发明人 长谷川守仁 日本
分类号 H03L7/08 主分类号 H03L7/08
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项 一种装设一Σ△调变器之分数分频器PLL装置,该Σ△调变器系输出多个伪随机数字,该等伪随机数字为0或正或负整数值且其等之平均值是一预定之分数,该装置包含:一三模数预定标器,其具有一设定分频数值、藉由减少或增加该设定分频数值±N来取得之一分频数值-N以及一分频数值+N;以及一分数分频控制单元,其于该三模数预定标器之一输出信号以对应于该等伪随机数字之一绝对数值的周期数被输出之一时间期间内,该分数分频控制单元在该等伪随机数字是负值时对该三模数预定标器指示该分频数值-N,且在该等伪随机数字是正值时指示该分频数值+N。
地址 日本