发明名称 |
扫描驱动器 |
摘要 |
一种扫描驱动器,包括电压设定电路、计数器(Counter)电路、逻辑电路、动态译码器(Dynamic Decoder)、N个电平转换(Level Shift)电路及N个输出级电路,N为自然数。电压设定电路设定N个电压信号为第一电平。计数器电路提供计数数据至逻辑电路,逻辑电路根据计数数据产生M个控制信号,M为自然数。动态译码器包括多个晶体管,其排成N列以分别接收N个电压信号。这些晶体管还排成M行,其分别受控于M个控制信号决定N个电压信号的电平。N个电平转换电路分别提升N个电压信号的电平,N个输出级电路分别根据电平提升后的N个电平输出N个栅极信号。 |
申请公布号 |
CN101577102B |
申请公布日期 |
2011.09.28 |
申请号 |
CN200810099202.0 |
申请日期 |
2008.05.08 |
申请人 |
联咏科技股份有限公司 |
发明人 |
洪敬和 |
分类号 |
G09G3/36(2006.01)I;H03K19/0175(2006.01)I |
主分类号 |
G09G3/36(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
任永武 |
主权项 |
一种扫描驱动器,包括:一计数器电路,用以产生一计数数据,该计数数据包括K个位数据,该计数数据的数值每隔一个固定周期递增1或改变其计数值,K为自然数;一第一逻辑电路,接收该K个位数据,并对应地产生M个第一控制信号,M为大于K的自然数;一动态译码器,包括:一电压设定电路,用以在电压设定期间中设定N个节点上的N个第一电压信号为一第一电平,N为自然数;及多个第一晶体管,其排列形成N列晶体管电路,该N列晶体管电路分别耦接至该N个节点,这些第一晶体管还排列形成M行晶体管电路,在一求值期间中,该M行晶体管电路分别受控于该M个第一控制信号,来决定该N个第一电压信号的电平;N个电平转换电路,分别提升该N个第一电压信号的电平以产生N个第二电压信号;以及N个输出级电路,分别接收该N个第二电压信号,并分别输出N个栅极信号。 |
地址 |
中国台湾新竹科学园区创新一路1-2号 |