发明名称 |
具有改善的编程速率的多位快闪存储装置 |
摘要 |
本发明提供一种用于编程包含存储单元(201)之数组之非易失性存储数组(102)之方法,其中各存储单元(201)包含基板(315)、控制栅极(328)、具有至少二个电荷储存区(432、433)以用于储存至少二个独立的电荷之电荷储存组件(322)、源极区域(203)和漏极区域(202)。该方法包含指定至少一个存储单元作为高速存储单元(802)以及藉由设置该至少二个电荷储存区(432、433)之其中第一者成为编程状态(804)而预先调整(pre-condition)高速存储单元(201)之状况,并接着用远较高的速率致能第二区上的编程。 |
申请公布号 |
CN101366092B |
申请公布日期 |
2011.09.28 |
申请号 |
CN200680033128.1 |
申请日期 |
2006.09.07 |
申请人 |
斯班逊有限公司 |
发明人 |
T·郭;N·莱昂;H·陈;S·钱德拉;杨念 |
分类号 |
G11C16/10(2006.01)I;G11C16/04(2006.01)I |
主分类号 |
G11C16/10(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 11314 |
代理人 |
程伟;靳强 |
主权项 |
一种对于包含存储单元(201)的阵列(102)的非易失性存储装置(100)编程的方法,其中每个存储单元(201)包含具有至少两个电荷储存区(432,433)、用于储存至少两个独立电荷的电荷储存元件(322),该方法包括下列步骤:指定多个存储单元(201)作为高速存储单元(802);预先调整该高速存储单元的状况,以将该至少两个电荷储存区的其中第一个电荷储存区设置为编程状态(804);设定关联于高速存储单元(808)的状态位;接收编程命令以编程高速存储单元(902);以及编程该高速存储单元,以将该至少两个电荷储存区的其中第二个电荷储存区设置为编程状态(904),并通过读取关联状态位的逻辑值而触发高速存储单元(802)的编程。 |
地址 |
美国加利福尼亚州 |