| 主权项 |
一种积体电路，包含：一汇流排用以在该积体电路与另一积体电路之间进行通讯，包含：复数个脚位，包含：一第一资料通讯脚位以在该汇流排上进行通讯；一第二资料通讯脚位以在该汇流排上进行通讯；一晶片选择脚位以指示在该积体电路与另一积体电路之间是否正在进行通讯；以及一时脉脚位；一模式控制电路以控制该第一资料通讯脚位与该第二资料通讯脚位系以相同方向在该积体电路与另一积体电路之间进行资料序列通讯，且只利用该第一资料通讯脚位与该第二资料通讯脚位之一者进行指令通讯。如申请专利范围第1项所述之积体电路，其中该模式控制电路还控制该第一资料通讯脚位与该第二资料通讯脚位系以相反方向在该积体电路与另一积体电路之间进行序列通讯的第二模式。如申请专利范围第1项所述之积体电路，其中该汇流排使用多余周期以补偿另一积体电路的一延迟。如申请专利范围第1项所述之积体电路，其中该汇流排系根据一序列周边介面标准。如申请专利范围第1项所述之积体电路，其中该积体电路是一主积体电路，且该复数个脚位包括复数个晶片选择脚位，每一该复数个晶片选择脚位指示在该主积体电路与一个别的仆积体电路之间是否正在进行通讯。如申请专利范围第5项所述之积体电路，其中该另一积体电路是一仆积体电路。如申请专利范围第6项所述之积体电路，其中该另一积体电路是一仆积体电路，且该晶片选择脚位指示在该主积体电路与该仆积体电路之间是否正在进行通讯。如申请专利范围第2项所述之积体电路，其中在该第二模式中，该第一资料通讯脚位与该第二资料通讯脚位系以自该积体电路至另一积体电路的一方向进行通讯。如申请专利范围第2项所述之积体电路，其中在该第二模式中，该第一资料通讯脚位与该第二资料通讯脚位系以自另一积体电路至该积体电路的一方向进行通讯。如申请专利范围第1项所述之积体电路，更包含：一记忆体。一种在一积体电路与另一积体电路之间进行资料传输的方法，包含：经由一时脉脚位提供时脉给在该积体电路与另一积体电路之间传输资料的一汇流排；传输一晶片选择信号以指示在该积体电路与另一积体电路之间是否正在进行资料传输；以及使复数个传输模式中的一模式下一第一资料传输脚位与一第二资料传输脚位以相同方向在该积体电路与另一积体电路之间进行资料序列传输，且只利用该第一资料传输引脚与该第二资料传输引脚其中之一进行指令传输。如申请专利范围第11项所述之方法，其中该第一资料传输脚位与第二资料传输脚位并可替代性地以相反方向在该积体电路与另一积体电路之间进行序列传输。如申请专利范围第11项所述之方法，更包含：该汇流排使用多余周期以补偿另一积体电路的一延迟。如申请专利范围第11项所述之方法，其中该积体电路是一主积体电路。如申请专利范围第14项所述之方法，更包含：传输复数个晶片选择信号，每一该晶片选择信号指示在该主积体电路与一个别的仆积体电路之间是否正在资料传输。如申请专利范围第15项所述之方法，其中该另一积体电路是一仆积体电路。如申请专利范围第11项所述之方法，其中，当一2倍速位址被交错送至第一和第二资料传输脚位来传输资料时，一个可调整的2N周期假回圈(其中N是一整数)可以使该汇流排在一广泛的频率条件下进行操作。如申请专利范围第11项所述之方法，其中，该传输包含指令、位元址和资料这三者，且该三者中至少之一是以时钟的两倍速进行传送。如申请专利范围第11项所述之方法，更包含：在该积体电路内的一记忆体与该汇流排之间进行该资料传输。一种在积体电路之间进行资料传输的装置，包含：一时脉功能手段，以提供时脉给在一积体电路与另一积体电路之间传输资料的一汇流排；传输晶片选择信号功能手段，以指示在该积体电路与另一积体电路之间是否正在进行资料传输；以及选择性地在复数个传输模式之一进行传输资料功能手段，该模式至少包含一模式下一第一资料传输脚位与一第二资料传输脚位以相同方向在该积体电路与另一积体电路之间进行资料序列传输，且只利用该第一资料传输引脚与该第二资料传输引脚其中之一进行指令传输。如申请专利范围第20项所述之装置，其中该汇流排系根据一序列周边介面标准。 |
