| 主权项 |
一种制作矽-氧化物-氮化物-氧化物-矽(SONOS)记忆体的方法，包含有下列步骤：提供一半导体基底；形成一SONOS记忆体单元于该半导体基底上，而该SONOS记忆体单元具有一仅由氧化物-氮化物-氧化物(ONO)所构成的堆叠结构；覆盖一保护层(passivation)于该SONOS记忆体单元上；形成一接触垫于该保护层之开口；进行一第一紫外光照射制程；以及在完成该第一紫外光照射制程之后，对该堆叠结构进行一第一退火(anneal)制程。如申请专利范围第1项所述之方法，其中形成该SONOS记忆体单元之步骤另包含有：形成一第一氧化矽层于该半导体基底表面；形成一氮化矽层于该第一氮化矽层上；形成一第二氧化矽层于该氮化矽层上；形成一多晶矽层于该第二氧化矽层上；进行一图案转移制程，以于该半导体基底上形成一堆叠闸极；以及进行一离子布植制程，以于该堆叠闸极相对两侧外之半导体基底中形成一源极/汲极区域。如申请专利范围第1项所述之方法，其中形成该SONOS记忆体单元之步骤另包含有：形成该氧化物-氮化物-氧化物(ONO)堆叠结构于该半导体基底表面；进行一离子布植制程，以于该氧化物-氮化物-氧化物堆叠结构相对两侧外之半导体基底中形成一源极/汲极区域；形成一多晶矽层于该氧化物-氮化物-氧化物堆叠结构上；以及进行一图案转移制程，以于该半导体基底上形成一堆叠闸极。如申请专利范围第1项所述之方法，其中该方法于形成该保护层之前另包含形成一层间介电层(inter-layer dielectric)于该SONOS记忆体单元上。如申请专利范围第4项所述之方法，其中该方法另包含形成复数个接触插塞(contact plug)于该层间介电层中。如申请专利范围第5项所述之方法，其中该方法于形成该保护层之前另包含进行一金属内连线制程，以于该层间介电层上形成复数层金属间介电层及复数个金属内连线。如申请专利范围第1项所述之方法，其中形成该接触垫之步骤另包含有：形成一最上层之图案化之金属层；形成该保护层于该图案化金属层上；形成一图案化光阻层于该保护层上；以及进行一蚀刻制程，以于该保护层中形成一开口并暴露该图案化金属层。如申请专利范围第7项所述之方法，其中该图案化金属层包含铝或铜或其合金。如申请专利范围第1项所述之方法，其中该第一紫外光照射制程之功率系介于20mW至40mW。如申请专利范围第1项所述之方法，其中该第一紫外光照射制程之波长系约250nm。如申请专利范围第1项所述之方法，其中该方法于形成该保护层后另包含进行一第二紫外光照射制程。如申请专利范围第11项所述之方法，其中该第二紫外光照射制程之功率系介于20mW至40mW。如申请专利范围第11项所述之方法，其中该第二紫外光照射制程之波长系约250nm。如申请专利范围第1项所述之方法，其中该第一退火制程之温度系介于250℃至410℃。如申请专利范围第1项所述之方法，其中该第一退火制程之时间系约2小时。如申请专利范围第1项所述之方法，其中该方法于进行该第一退火制程后另包含进行一第二退火制程。如申请专利范围第1项所述之方法，其中该方法于进行该第一次退火制程后另包含进行一第二紫外光照射制程以及一第二退火制程。 |
