| 主权项 |
一种编码电路，其用来同时对一编码系数进行第一类编码程序与第二类编码程序，其中该第一类编码程序为对该编码系数进行可调式扫描，该第二类编码程序为对该编码系数进行固定式扫描，该编码电路包括：读取与写入控制电路，用以读取与暂存该编码系数，并用以同时输出第一类编码系数与第二类编码系数；第一熵编码器，连接到该读取与写入控制电路，该第一熵编码器用以接收该第一类编码系数，并对该第一类编码系数进行该第一类编码程序，并据以输出第一类编码串流资料；第二熵编码器，连接到该读取与写入控制电路，该第二熵编码器用以接收该第二类编码系数与一正规化判断信号，并根据该正规划判断信号来对该第二类编码系数进行该第二类编码程序，并据以输出第二类编码串流资料；以及一暂存装置，连接到该第一熵编码器与该第二熵编码器，用以暂存该第一类编码串列资料与该第二类编码串列资料，并以时间上交错的方式输出。如申请专利范围第1项所述的编码电路，更包括：一正规化系数判断单元，连接到该读取与写入控制电路，用来对该编码系数进行正规化处理，判断经过正规化处理后的编码系数是否为零，并据以输出该正规化判断信号给第二熵编码器。如申请专利范围第1项所述的编码电路，其中该第一类编码程序与该第二类编码程序分别为符合HD Photo规格的TILE_HIGHPASS和TILE_FLEXBITS的系数熵编码程序。如申请专利范围第1项所述的编码电路，其中该第一熵编码器更接收该编码系数正规化后的第一位元区段，该第二熵编码器更接收该编码系数正规化后的第二位元区段，其中该编码系数进行正规化后由该第一位元区段与该第二位元区段所组成。如申请专利范围第4项所述的编码电路，其中该第一位元区段为该编码系数进行正规化后，得到的多个最高有效位元，而该第二位元区段为该编码系数进行正规化后，得到的多个最低有效位元。如申请专利范围第1项所述的编码电路，其中该第一熵编码器另传送一可调控制信号回授到该读取与写入控制电路，用以调整该可调式扫描进行的方式。如申请专利范围第1项所述的编码电路，其中该读取与写入控制电路包括一系数暂存单元，其中该第一熵编码器与该第二熵编码器可同时经由该系数暂存单元分别读取该编码系数不同位置的资料。如申请专利范围第7项所述的编码电路，其中该编码系数系依不同摆放的顺序，以两组系数阵列的形式储存于该系数暂存单元中，其中该系数阵列其中之一组依可调式扫描顺序摆放，而该两组其中之另一组则依固定式扫描顺序摆放。如申请专利范围第7项所述的编码电路，其中该读取与写入控制电路更包括可调式扫描位置产生器，其中该读取与写入控制电路对接收的该编码系数，依固定式扫描顺序储存一组系数阵列，于该编码系数以固定式扫瞄顺序读取时，该读取与写入控制电路系直接以该固定式扫描顺序读取该组系数阵列，以提供给该第二熵编码器，而于该编码系数以可调式扫描顺序读取时，该读取与写入控制电路系利用该可调式扫描位置产生器，将该可调式扫描顺序转成该组系数阵列之系数位置，使该读取与写入控制电路由转换后之系数位置，自该组系数阵列读出系数，以提供给该第一熵编码器。如申请专利范围第7项所述的编码电路，其中该读取与写入控制电路更包括可调式扫描位置产生器，其中对接收的该编码系数，依可调式扫描顺序储存一组系数阵列，以可调式扫描顺序进行读取时，该读取与写入控制电路系直接以该可调式扫描顺序读取该组系数阵列，以提供给该第一熵编码器，而以固定扫瞄顺序进行读取时，该读取与写入控制电路藉由该可调式扫描位置产生器的反向操作，将该固定式扫描顺序转成该组系数阵列之系数位置，自该组系数阵列读出系数，以提供给该第二熵编码器。如申请专利范围第7项所述的编码电路，其中该系数暂存单元为一多埠静态随机存取记忆体(SRAM)。如申请专利范围第7项所述的编码电路，其中该系数暂存单元包括多个暂存器与两组多工选择器。一种熵编码方法，包括：暂存用以进行熵编码的编码系数，并据以同时提供第一类编码系数与第二类编码系数，其中该第一类编码系数是对该编码系数进行可调式扫描而取得，该第二类编码系数是对该编码系数进行固定式扫描而取得；根据该第一类编码系数进行第一类编码程序，并据以输出第一类编码串流资料，同时接收正规化判断信号，并根据该第二类编码系数该与该正规化判断信号进行第二类编码程序，据以输出第二类编码串流资料；以及暂存该第一类编码串列资料与该第二类编码串列资料，并以时间上交错的方式输出。如申请专利范围第13项所述的熵编码方法，其中该第一类编码程序与该第二类编码程序分别为符合HD Photo规格的TILE_HIGHPASS和TILE_FLEXBITS的系数熵编码程序。如申请专利范围第13项所述的熵编码方法，其中该第一类编码程序完成后，传送可调控制信号回授调整该可调式扫描进行的方式。如申请专利范围第13项所述的熵编码方法，其中暂存该编码系数并同时提供该第一类编码系数与该第二类编码系数的方式包含有：将该编码系数暂存于一系数暂存单元，并且同时经由两读取埠自该系数读取单元分别读取该编码系数不同位置的资料。如申请专利范围第16项所述的熵编码方法，其中暂存该编码系数是依不同摆放的顺序储存在两组系数阵列，其中该两组其中之一组依可调式扫描顺序摆放，而该两组其中之另一组则依固定式扫描顺序摆放。如申请专利范围第16项所述的熵编码方法，其另包含有：对接收的该编码系数，依固定式扫描顺序储存一组系数阵列，以固定式扫描顺序进行读取时，以该固定式扫描顺序读取该组系数阵列，以提供作为该第二类编码系数，而以可调式扫描顺序进行读取时，依照该可调式扫描位置产生程序，将该可调式扫描顺序转成该组系数阵列之系数位置，再依照该系数位置由该系数阵列中读出系数，以作为该第一类编码系数。如申请专利范围第16项所述的熵编码方法，其另包含有：对接收的该编码系数，依可调式扫描顺序储存一组系数阵列，以可调式扫描进行读取时，以该可调式扫描顺序读取该组系数阵列，用以提供作为该第一类编码系数，而以固定扫瞄顺序进行读取时，藉由该可调式扫描位置产生程序的反向操作，以将该固定式扫描顺序转成一系数位置，并依据该系数位置从该系数阵列中读出系数，以作为该第二类编码系数。一种编码电路，包括：读取与写入控制电路，用以读取与暂存该编码系数，并用以同时输出第一类编码系数与第二类编码系数；第一熵编码器，连接到该读取与写入控制电路，该第一熵编码器用以接收该第一类编码系数，并对该第一类编码系数进行多个第一类编码程序，并据以输出多个编码串流资料；第二熵编码器，连接到该读取与写入控制电路，该第二熵编码器用以接收该第二类编码系数与正规化判断信号，并根据该正规化判断信号来对该第二类编码系数进行第二类编码程序，并据以输出第二类编码串流资料；以及一暂存装置，连接到该第一熵编码器与该第二熵编码器，用以暂存该些第一类编码串列资料与该第二类编码串列资料，并以时间上交错的方式输出。如申请专利范围第20项所述的编码电路，其中该些第一类编码程序为符合HD Photo规格的TILE_DC、TILE_LOWPASS与TILE_HIGHPASS的系数熵编码程序，而该第二类编码程序分别为符合HD Photo规格的TILE_FLEXBITS的系数熵编码程序。 |
