系统芯片断点方法

摘要

本发明涉及系统芯片(SoC)断点方法和具有调试方法的SoC。SoC包括CPU和连到CPU的多个计算元件。CPU配置为用任务描述符来为计算元件编制程序，计算元件配置为接收描述符并根据其执行计算。任务描述符包括指定计算元件断点状态的字段。系统级事件状态寄存器(ESR)附接到CPU和计算元件，可由其存取。每个计算元件具有配置为将其当前状态与断点状态比较的比较器。计算元件配置为若其当前状态是断点状态则驱动到ESR的断点事件。每个计算元件具有可操作地附接到其的停止逻辑单元，该单元配置为停止计算元件的操作。ESR配置为驱动到停止逻辑单元的断点事件，以停止除驱动断点事件的计算元件以外的至少一个计算元件。

主权项

一种具有调试能力的系统芯片(SoC)，所述系统芯片包括：中央处理单元(CPU)；多个计算元件，其可操作地连接到所述CPU，其中，所述CPU被配置为使用任务描述符来为所述计算元件编制程序，并且所述计算元件被配置为接收所述任务描述符并根据所述任务描述符来执行计算，其中，所述任务描述符包括指定所述计算元件的断点状态的字段；以及系统级事件状态寄存器(ESR)，其可操作地附接到所述CPU和所述计算元件，并可由所述CPU和所述计算元件存取；其中，所述计算元件中的每一个具有比较器，所述比较器被配置为将所述计算元件的当前状态与所述断点状态进行比较，其中，所述计算元件被配置为如果所述计算元件的当前状态是所述断点状态，则驱动到所述事件状态寄存器(ESR)的断点事件；其中，所述计算元件中的每一个具有可操作地附接到该计算元件的停止逻辑单元，其中，所述停止逻辑单元被配置为停止所述计算元件的操作，其中，所述ESR能够配置为驱动到所述停止逻辑单元的断点事件，以使除了驱动所述断点事件的计算元件以外的所述计算元件中的至少一个被停止。