发明名称 功率用半导体装置及其制造方法
摘要 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有:工序(a),在半导体衬底(6)上形成硅氮化膜(7);工序(b),在工序(a)后,沿半导体衬底(6)的边缘部形成环状的沟槽(2);工序(c),在沟槽(2)的内表面形成第一硅氧化膜(10);工序(d),在工序(c)后,在半导体衬底(6)的整个面形成第二硅氧化膜(13)以掩埋沟槽(2);工序(e),以硅氮化膜(7)为阻挡层进行第二硅氧化膜(13)的平坦化处理;工序(f),在除去硅氮化膜(7)的区域形成第三硅氧化膜(14)。
申请公布号 CN102194688A 申请公布日期 2011.09.21
申请号 CN201110001689.6 申请日期 2011.01.06
申请人 三菱电机株式会社 发明人 藤井亮一;本田成人;梄崎敦司;本并薰
分类号 H01L21/3105(2006.01)I;H01L21/314(2006.01)I;H01L21/762(2006.01)I;H01L29/06(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/3105(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 闫小龙;李家麟
主权项 一种功率用半导体装置的制造方法,其特征在于,具有:工序(a),在半导体衬底上形成硅氮化膜;工序(b),在所述工序(a)之后,沿着所述半导体衬底的边缘部形成环状的沟槽作为单元区域的末端结构,将环内规定为所述单元区域;工序(c),在所述沟槽的内表面形成第一硅氧化膜;工序(d),在所述工序(c)之后,在所述半导体衬底的整个面形成第二硅氧化膜,掩埋所述沟槽;工序(e),将所述硅氮化膜作为阻挡层,进行所述第二硅氧化膜的平坦化处理;工序(f),在除去所述硅氮化膜后,在该区域形成第三硅氧化膜。
地址 日本东京都