发明名称 |
UMOS晶体管及其形成方法 |
摘要 |
一种UMOS晶体管的形成方法,包括:提供半导体基底,所述半导体基底表面形成有外延层,所述外延层的表面形成有掺杂阱,所述掺杂阱和所述外延层的掺杂类型相反;形成沟槽,所述沟槽贯穿所述掺杂阱,并部分位于所述外延层内;形成覆盖所述掺杂阱和沟槽的栅介质层以及填充满所述沟槽的多晶硅层;对所述多晶硅层进行刻蚀处理,直至暴露栅介质层,形成栅电极层;在所述掺杂阱内形成源区,所述源区位于栅电极层两侧。本发明还提供依据上述方法所形成的UMOS晶体管。通过本发明可以提高UMOS晶体管的性能。 |
申请公布号 |
CN102184957A |
申请公布日期 |
2011.09.14 |
申请号 |
CN201110102996.3 |
申请日期 |
2011.04.22 |
申请人 |
上海宏力半导体制造有限公司 |
发明人 |
刘宪周 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种UMOS晶体管的形成方法,其特征在于,包括:提供半导体基底,所述半导体基底表面形成有外延层,所述外延层的表面形成有掺杂阱,所述掺杂阱和所述外延层的掺杂类型相反;形成沟槽,所述沟槽贯穿所述掺杂阱,并部分位于所述外延层内;形成覆盖所述掺杂阱和沟槽的栅介质层以及填充满所述沟槽的多晶硅层;对所述多晶硅层进行刻蚀处理,直至暴露栅介质层,形成栅电极层;在所述掺杂阱内形成源区,所述源区位于栅电极层两侧。 |
地址 |
201203 上海市浦东新区浦东张江高科技园区祖冲之路1399号 |