发明名称 一种熵编码器及其实现方法
摘要 本发明提供了一种熵编码结构及实现方法,属于数字视频编解码技术领域。本发明通过将整个熵编码器分成两级流水线结构,使产生宏块头参数和编码宏块头参数处于不同的流水级,消除了等待时间,同时合理分配了编码时间。每级流水线内部采用了单路流水线硬件结构,与传统的多路并行结构相比,整个变长编码模块采用了多级流水线结构,完成一级操作只需要1个时钟,本发明熵编码器能够在每个时钟内完成一次变长编码;同时,顺序编码宏块头信息和残差系数复用一套哥伦布编码和码流拼接装置,节省了硬件成本,提高了资源利用率。此外,本发明对变长编码中使用的VLC码表进行了统一编排,减少了RAM使用数量。
申请公布号 CN102186075A 申请公布日期 2011.09.14
申请号 CN201110109328.3 申请日期 2011.04.28
申请人 北京大学 发明人 解晓东;杨振强;贾惠柱;王生祥;黄铁军
分类号 H04N7/26(2006.01)I 主分类号 H04N7/26(2006.01)I
代理机构 北京万象新悦知识产权代理事务所(普通合伙) 11360 代理人 贾晓玲
主权项 一熵编码电路结构,其特征在于,将整个熵编码器分成两级流水线结构,第一级流水线电路包括:第一控制器、第一顶层接口,ZigZag扫描电路、2D‑VLC模块、codenum存储电路、输出参数电路、PMV FIFO、MD FIFO、run‑level FIFO、残差系数Buffer;第二级流水线电路包括:第二控制器、第二顶层接口、宏块头计算电路、固定长度编码电路、codenum取数电路、哥伦布编码电路、写码流电路、多路选择器一、多路选择器二、多路选择器三、宏块头FIFO、codenum Buffer;其中,控制器负责启动本级流水线中各个功能模块;顶层接口负责接收并解析来自帧级或者宏块级控制模块的参数和命令信息;输出参数模块从PMVFIFO、MD FIFO和zigzag扫描电路获得宏块参数信息,并将这些参数输出给宏块头计算模块,经处理后生成各种宏块头语法元素;zigzag扫描电路、2D‑VLC模块和codenum存储电路将量化后的残差系数转变为codenum数据,并存储到codenum Buffer中,宏块头计算模块输出宏块头语法元素,经哥伦布编码电路或者固定长度编码处理后生成对应的码字;codenum取数电路从codenum Buffer中取出codenum,经哥伦布编码后生成对应的码字,最后写码流电路将所有有效的码字按标准规定的顺序拼接成统一码流。
地址 100871 北京市海淀区颐和园路5号