| 主权项 |
一种整合型直流转换器，系应用于一液晶显示器，该液晶显示器系包括一时序控制器、一记忆体及复数个源极驱动器，该整合型直流转换器包括：一脉冲宽度调变控制电路，系用以产生该些源极驱动器之工作电压；一放大器，系形成一射极随耦器；一数位类比转换器(DAC)，系耦接至该时序控制器及该记忆体，受该时序控制器之控制并依据该记忆体所储存之一数位预设电压，以输出一共同电压(VCOM)至该放大器；以及一伽玛高压低压降稳压器(Gamma HVLDO)，系耦接至一工作电压(VADD)，且输出一第一电压(VREF)；其中，该整合型直流转换器系耦接至一分压回路，依据该第一电压以输出一伽玛电压(VAGM)至该些源极驱动器。如申请专利范围第1项所述之整合型直流转换器，该数位类比转换器系接收一高位准电压(VH)及一低位准电压(VL)，该共同电压之电压位准系小于该高位准电压且大于该低位准电压，且该共同电压系经由该放大器所形成之该射极随耦器而输出，以作为该液晶显示器之电场之参考准位。如申请专利范围第2项所述之整合型直流转换器，其中，该数位类比转换器系为一n位元之数位类比转换器，n为正整数，该时序控制器可以控制该数位类比转换器以一位阶电压差调整该共同电压，该位阶电压差系为该高位准电压及该低位准电压之差除以2n。如申请专利范围第3项所述之整合型直流转换器，该时序控制器包括：一上行/下行计数器，系用以接受一控制讯号，据以决定以m个位阶电压差调整该共同电压，m为小于2n之正整数；以及一数位介面，系耦接至该上行/下行计数器及该数位类比转换器，使得该数位类比转换器以m个位阶电压差调整该共同电压。如申请专利范围第2项所述之整合型直流转换器，其中该数位类比转换器系耦接至一分压电路，该分压电路包括：一第一电阻，该第一电阻之第一端系耦接至一地电压；一第二电阻，该第二电阻之第一端系耦接至该第一电阻之第二端；以及一第三电阻，该第三电阻之第一端系耦接至该第二电阻之第二端，该第三电阻之第二端系耦接至该工作电压；其中，该第一电阻、该第二电阻及该第三电阻使得该第二电阻之第一端具有该低位准电压，且使得该第三电阻之第一端具有该高位准电压。如申请专利范围第1项所述之整合型直流转换器，其中该记忆体系为一电子抹除式唯读记忆体(EEPROM)。如申请专利范围第1项所述之整合型直流转换器，其中该分压回路包括：一第四电阻，该第四电阻之第一端系耦接至该地电压；一第五电阻，该第五电阻之第一端系耦接至该第四电阻之第二端及该伽玛高压低压降稳压器，该第五电阻之第二端系耦接至该伽玛高压低压降稳压器，且该第五电阻之第一端系具有该第一电压；因此，该第五电阻之第二端具有该伽玛电压(VGAM)且输出该伽玛电压至该些源极驱动器。如申请专利范围第7项所述之整合型直流转换器，该伽玛电压更经由一多分压电路而输出复数个伽玛端点电压至该些源极驱动器。如申请专利范围第1项所述之整合型直流转换器，其中该液晶显示器系为一薄膜电晶体液晶显示器(TFT LCD)。一种液晶显示器，包括：一时序控制器；一记忆体，系储存一数位预设电压；复数个源极驱动器；以及一整合型直流转换器，包括：一脉冲宽度调变控制电路，系用以产生该些源极驱动器之工作电压；一放大器，系形成一射极随耦器；一数位类比转换器(DAC)，系耦接至该时序控制器及该记忆体，受该时序控制器之控制并依据该数位预设电压，以输出一共同电压(VCOM)至该放大器；；及一伽玛高压低压降稳压器(Gamma HVLDO)，系耦接至一工作电压(VADD)，且输出一第一电压(VREF)；其中，该整合型直流转换器系耦接至一分压回路，依据该第一电压以输出一伽玛电压(VAGM)至该些源极驱动器。如申请专利范围第10项所述之液晶显示器，该数位类比转换器系接收一高位准电压(VH)及一低位准电压(VL)，该共同电压之电压位准系小于该高位准电压且大于该低位准电压，且该共同电压系经由该放大器所形成之该射极随耦器而输出，以作为该液晶显示器之电场之参考准位。如申请专利范围第11项所述之液晶显示器，其中，该数位类比转换器系为一n位元之数位类比转换器，n为正整数，该时序控制器可以控制该数位类比转换器以一位阶电压差调整该共同电压，该位阶电压差系为该高位准电压及该低位准电压之差除以2n。如申请专利范围第12项所述之液晶显示器，该时序控制器包括：一上行/下行计数器，系用以接收一控制讯号，据以决定以m个位阶电压差调整该共同电压，m为小于2n之正整数；以及一数位介面，系耦接至该上行/下行计数器及该数位类比转换器，使得该数位类比转换器以m个位阶电压差调整该共同电压。如申请专利范围第11项所述之液晶显示器，其中该数位类比转换器系耦接至一分压电路，该分压电路包括：一第一电阻，该第一电阻之第一端系耦接至一地电压；一第二电阻，该第二电阻之第一端系耦接至该第一电阻之第二端；以及一第三电阻，该第三电阻之第一端系耦接至该第二电阻之第二端，该第三电阻之第二端系耦接至该工作电压；其中，该第一电阻、该第二电阻及该第三电阻使得该第四电阻之第一端具有该低位准电压，且使得该第五电阻之第一端具有该高位准电压。如申请专利范围第10项所述之液晶显示器，其中该记忆体系为一电子抹除式唯读记忆体(EEPROM)。如申请专利范围第10项所述之液晶显示器，其中该分压回路包括：一第四电阻，该第四电阻之第一端系耦接至该地电压；一第五电阻，该第五电阻之第一端系耦接至该第四电阻之第二端及该伽玛高压低压降稳压器，该第五电阻之第二端系耦接至该伽玛高压低压降稳压器，且该第五电阻之第一端系具有该第一电压；因此，该第五电阻之第二端具有该伽玛电压(VGAM)且输出该伽玛电压至该些源极驱动器。如申请专利范围第16项所述之液晶显示器，该伽玛电压更经由一多分压电路而输出复数个伽玛端点电压至该些源极驱动器。如申请专利范围第10项所述之液晶显示器，该液晶显示器系为一薄膜电晶体液晶显示器(TFT LCD)。 |
