| 主权项 |
一种多输入/输出串列周边介面，系属于一积体电路，该多输入/输出串列周边介面包括：复数个脚位，系耦接至该积体电路，该积体电路系经由该多输入/输出串列周边介面之该些脚位送出一读取资料；以及该些脚位系于不同情况下可应用不同的功能，该些脚位的其中之一脚位系用于防止该读取资料从该积体电路被读取，并当该些脚位的其中之该脚位非用以防止该读取资料从该积体电路被读取时，该脚位系用以传输该读取资料。如申请专利范围第1项所述之多输入/输出串列周边介面，该些脚位系包括一第一脚位及一第二脚位，该些脚位系用以传输一命令、一位址或该读取资料，其中，该第一脚位系用以暂停该读取资料之传输，并当该第一脚位非用以暂停该读取资料之传输时，该第一脚位系用以传输该命令、该位址或该读取资料。如申请专利范围第2项所述之多输入/输出串列周边介面，其中，该第二脚位系用以防止该读取资料从该积体电路被读取，并当该第二脚位非用以防止该读取资料从该积体电路被读取时，该第二脚位系用以传输该命令、该位址或该读取资料。如申请专利范围第3项所述之多输入/输出串列周边介面，其中该积体电路系为一记忆体装置，该记忆体装置包括：一记忆单元阵列，系用以储存该读取资料；一资料暂存器，该命令及该位址系经由至少部份之该些脚位传送至该资料暂存器，且暂存于该资料暂存器；以及一输出缓冲器，该读取资料系从该记忆单元阵列传送至该输出缓冲器，且暂存于该输出缓冲器，然后传送至至少部份之该些脚位，该多输入/输出串列周边介面输出该读取资料。如申请专利范围第4项所述之多输入/输出串列周边介面，其中该第一脚位及该第二脚位系均耦接至该资料暂存器及该输出缓冲器。一种资料传输方法，系应用于一多输入/输出串列周边介面，该多输入/输出串列周边介面系属于一积体电路，该多输入/输出串列周边介面具有复数个脚位，该资料传输方法包括：该积体电路系经由该多输入/输出串列周边介面之该些脚位送出一读取资料，其中，该些脚位的其中之一脚位系用于防止该读取资料从该积体电路被读取；以及当该些脚位的其中之该脚位非用以防止该读取资料被读取时，该脚位用以传输该读取资料。如申请专利范围第6项所述之资料传输方法，其中该积体电路系为一记忆体装置，该记忆体装置包括一记忆单元阵列、一资料暂存器及一输出缓冲器，该资料传输方法更包括：当该记忆体装置接收一命令及一位址时，该命令及该位址系经由至少部份之该些脚位传送至该资料暂存器，且暂存于该资料暂存器；以及当从该记忆体装置读取该读取资料时，该读取资料系从该记忆单元阵列传送至该输出缓冲器，且暂存于该输出缓冲器，然后并列传送至至少部份之该些脚位，该多输入/输出串列周边介面输出该读取资料。如申请专利范围第7项所述之资料传输方法，其中，该些脚位包括一第一脚位及一第二脚位，该第一脚位及该第二脚位系均耦接至该资料暂存器及该输出缓冲器。如申请专利范围第8项所述之资料传输方法，其中该多输入/输出串列周边介面更包括一晶片选择脚位，该晶片选择脚位系输入一晶片选择讯号，当该晶片选择讯号被致能时，至少部份之该些脚位传送该命令、该位址或该读取资料。如申请专利范围第9项所述之资料传输方法，其中该多输入/输出串列周边介面更包括一时序脚位，该时序脚位系输入一时序讯号，该些脚位系依据该时序讯号传送该命令、该位址或该读取资料。如申请专利范围第10项所述之资料传输方法，其中该时序讯号系包括复数个时序脉冲。如申请专利范围第11项所述之资料传输方法，其中该些脚位系依据该些时序脉冲传送该命令。如申请专利范围第12项所述之资料传输方法，其中该些脚位系于该些时序脉冲之上升边缘、下降边缘或上升边缘及下降边缘传送该命令。如申请专利范围第11项所述之资料传输方法，其中该些脚位系依据该些时序脉冲传送该位址。如申请专利范围第14项所述之资料传输方法，其中该些脚位系于该些时序脉冲之上升边缘、下降边缘或上升边缘及下降边缘传送该位址。如申请专利范围第11项所述之资料传输方法，其中该些脚位系依据该些时序脉冲传送该读取资料。如申请专利范围第16项所述之资料传输方法，其中该些脚位系于该些时序脉冲之上升边缘、下降边缘或上升边缘及下降边缘传送该读取资料。如申请专利范围第11项所述之资料传输方法，其中当从该记忆体装置读取该读取资料时，若该晶片选择讯号之电压准位持续为高准位未超过一预定时间，该些脚位重新传送一新位址、一新缓冲周期及一新读取资料。如申请专利范围第18项所述之资料传输方法，更包括：若该晶片选择讯号之电压准位持续为高准位超过该预定时间，则结束从该记忆体装置读取该读取资料。 |
