| 主权项 |
一种形成嵌入式波导之方法，包含下列步骤：在印刷电路板材料中形成一通道；镀制所形成的通道，以便形成一嵌入式波导的至少两个侧壁；以及将印刷电路板材料叠压到该被镀制的通道。如申请专利范围第1项之方法，其中系在一铜包覆核心中形成该通道。如申请专利范围第1项之方法，其中系镀制及蚀刻所形成的该通道，使该通道的一面上具有铜支承。如申请专利范围第1项之方法，其中系镀制及蚀刻所形成的该通道，使该通道的顶部及底部敞开。如申请专利范围第1项之方法，其中系将热塑性介电质叠压到该被镀制的通道。如申请专利范围第1项之方法，其中系于叠压期间将一热塑性覆盖材料黏着到该通道的顶部。如申请专利范围第1项之方法，其中系于叠压期间将一热塑性覆盖材料黏着到该通道的顶部及该通道的底部。如申请专利范围第1项之方法，其中系使用一黏着剂将一导体叠压到该通道之上。如申请专利范围第8项之方法，其中系在叠压之前，在该通道的一区域中去除该黏着剂。如申请专利范围第1项之方法，其中系在两个铜包覆核心中形成该通道。如申请专利范围第10项之方法，其中系镀制及蚀刻该两个铜包覆核心的每一铜包覆核心中之该通道。如申请专利范围第1项之方法，其中该嵌入式波导是一以空气填充之波导。如申请专利范围第1项之方法，其中该嵌入式波导是一高速互连。如申请专利范围第1项之方法，其中该叠压步骤系叠压包含该两个侧壁之印刷电路板材料，且叠压包含该波导的顶部及底部之印刷电路板材料。如申请专利范围第1项之方法，其中该印刷电路板材料包括低成本的FR4材料。如申请专利范围第1项之方法，其中系在一介电材料中形成该通道。如申请专利范围第1项之方法，其中系在一多层印刷电路板复合物中形成该通道。一种嵌入式波导，包含：在印刷电路板材料中形成的一通道；该通道的至少两个被镀制之侧壁；以及被叠压到该通道之印刷电路板材料。如申请专利范围第18项之嵌入式波导，其中系在一铜包覆核心中形成该通道。如申请专利范围第18项之嵌入式波导，其中系镀制及蚀刻所形成的该通道，使该通道的一面上具有铜支承。如申请专利范围第18项之嵌入式波导，其中系镀制及蚀刻所形成的该通道，使该通道的顶部及底部敞开。如申请专利范围第18项之嵌入式波导，其中系将热塑性介电质叠压到该被镀制的通道。如申请专利范围第18项之嵌入式波导，其中系将一热塑性覆盖材料黏着到该通道的顶部。如申请专利范围第18项之嵌入式波导，其中系将一热塑性覆盖材料黏着到该通道的顶部及该通道的底部。如申请专利范围第18项之嵌入式波导，其中系使用一黏着剂将一导体叠压到该通道之上。如申请专利范围第25项之嵌入式波导，其中该通道的一区域中不包含该黏着剂。如申请专利范围第18项之嵌入式波导，其中系在两个铜包覆核心中形成该通道。如申请专利范围第27项之嵌入式波导，其中系镀制及蚀刻该两个铜包覆核心的每一铜包覆核心中之该通道。如申请专利范围第18项之嵌入式波导，其中该嵌入式波导是一以空气填充之波导。如申请专利范围第18项之嵌入式波导，其中该嵌入式波导是一高速互连。如申请专利范围第18项之嵌入式波导，其中该印刷电路板材料包括低成本的FR4材料。如申请专利范围第18项之嵌入式波导，其中系在一介电材料中形成该通道。如申请专利范围第18项之嵌入式波导，其中系在一多层印刷电路板复合物中形成该通道。 |
