| 主权项 |
一种用于一延迟锁定回路的延迟设备，其包含：一复数个延迟装置，其藉由模型化一复数个信号处理结构所形成，以用于接收自一延迟锁定回路一输出端输出的一延迟锁定回路时脉，并允许该延迟锁定回路时脉输出传送通过到一半导体记忆体设备的一输出电路，其中，该等复数个延迟装置中至少一装置包含一可变延迟装置，以用于接收一运作电压并根据用来运作该延迟锁定回路之该运作电压的一侦测位准是否低于或高于一基准电压位准来改变一延迟时间，其中，该运作电压包含一外部电压VDD。如申请专利范围第1项所述之延迟设备，其中该可变延迟装置包含：一电压侦测单元，用以接收并侦测该运作电压中的变化，并基于此提供一输出；一延迟时间控制单元，用于接收该电压侦测单元的输出，并回应于该电压侦测单元的输出而输出一延迟时间控制信号；一复数个延迟单元，用以接收该延迟时间控制信号，根据该延迟时间控制信号选择性地运作，延迟一输入信号用以对应于该延迟时间控制信号之一延迟时间，并输出该输入信号；及一信号输出单元，用以接收及组合藉由该复数个延迟单元选出之延迟单元输出的该等输入信号成为一组合信号，并输出该组合信号。一种用于一延迟锁定回路之一延迟设备，其用于模型化至少一信号处理结构，用以接收藉由一延迟锁定回路输出的一延迟锁定回路时脉，并允许该延迟锁定回路时脉自该延迟锁定回路的一输出端传送通过到一半导体记忆体设备的一输出电路，该延迟设备包含：一电压侦测单元，用以接收并侦测用来运作该延迟锁定回路之一运作电压的位准是否低于或高于一基准电压位准，并基于此提供一输出；一延迟时间控制单元，用于接收该电压侦测单元的输出，并回应于该电压侦测单元的输出而输出一延迟时间控制信号；一复数个延迟单元，用以接收该延迟时间控制信号，根据该延迟时间控制信号选择性地运作，延迟该延迟锁定回路时脉用以对应于该延迟时间控制信号之一延迟时间，并输出该延迟锁定回路时脉；及一信号输出单元，用于接收并组合藉由该等复数个延迟单元选出之延迟单元输出的该等延迟锁定回路时脉，并输出该组合做为该延迟锁定回路时脉，其中，该运作电压包含一外部电压VDD。如申请专利范围第2或第3项所述之延迟设备，其中该电压侦测单元包括：一第一电压侦测区段，用于接收该运作电压，并侦测何时该运作电压之一电压位准成为一第一电压位准，其系低于一正常电压之电压位准；及一第二电压侦测区段，用于接收该运作电压，并侦测何时该运作电压之电压位准成为一第二电压位准，其系高于一正常电压之电压位准。如申请专利范围第2或第3项所述之延迟设备，其中该延迟时间控制单元包含：一第一控制区段，用于接收该电压侦测单元的输出，并输出一第一延迟时间控制信号，其系关连于根据该电压侦测单元的输出而降低延迟时间；及一第二控制区段，用于接收该电压侦测单元的输出，并输出一第二延迟时间控制信号，其系关连于根据该电压侦测单元的输出而增加延迟时间。如申请专利范围第5项所述之延迟设备，其中该第一控制区段包含：一信号输入单元，用于接收该电压侦测单元的输出，并根据该电压侦测单元输出到关连于延迟时间降低的复数个延迟单元之中一延迟单元以输入该第一延迟时间控制信号；一反向元件，用于接收该电压侦测单元的输出，并基于此提供一输出；及一逻辑元件，用于接收该反向元件的输出及接收该输入信号，并根据该反向元件输出到该等复数个延迟单元中的另一个延迟单元而提供该输入信号与该第一延迟时间控制信号间的一逻辑运算结果。如申请专利范围第6项所述之延迟设备，其中该信号输入单元系包含一信号线。如申请专利范围第5项所述之延迟设备，其中该第二控制区段包含：一信号输入单元，用于接收该电压侦测单元的输出，并根据该电压侦测单元输出到关连于延迟时间增加的复数个延迟单元之中一延迟单元以输入该第二延迟时间控制信号；及一反向元件，用于接收该电压侦测单元的输出，并根据该电压侦测单元输出到该等复数个延迟单元当中的另一个延迟单元而输入该第二延迟时间控制信号。如申请专利范围第8项所述之延迟设备，其中该信号输入单元包含一信号线。如申请专利范围第2或第3项所述之延迟设备，其中该复数个延迟单元包含：一第一延迟单元，用于接收对应于侦测该运作电压降低的该电压侦测单元输出之该延迟时间控制信号输出，并根据该延迟时间控制信号运作以提供一输出；一第二延迟单元，用于不需要接收该延迟时间控制信号运作而提供一输出；及一第三延迟单元，用于接收侦测该运作电压增加的对应于该电压侦测单元输出之延迟时间控制信号，并根据该延迟时间控制来运作。如申请专利范围第10项所述之延迟设备，其中该第一延迟单元包括：一逻辑元件，用于接收该输入信号，及对应于侦测该运作电压中降低之电压侦测单元输出之延迟时间控制信号，并基于此提供一输出；及一复数个反向元件，其串联地耦合，并用于接收该逻辑元件的输出做为输入。如申请专利范围第10项所述之延迟设备，其中该第二延迟单元包括：一第一逻辑元件，用于接收该第一延迟单元的输出，及对应于侦测该运作电压中降低之电压侦测单元输出之延迟时间控制信号，并基于此提供一输出；一复数个反向元件，其串联连接，并用于接收该第一逻辑元件的输出，且基于此提供一输出；及一第二逻辑元件，用于接收该等复数个反向元件的输出，及对应于侦测该运作电压增加的电压侦测单元输出的延迟时间控制信号做为输入。如申请专利范围第10项所述之延迟设备，其中该第三延迟单元包括：一逻辑元件，用于接收该第二延迟单元的输出，及对应于侦测该运作电压中增加之电压侦测单元输出之延迟时间控制信号，并输出该逻辑元件的一输出；及一复数个反向元件，其串联地耦合，并用于接收该逻辑元件的输出。如申请专利范围第2或第3项所述之延迟设备，其中该信号输出单元包含一逻辑元件，用于接收自该等复数个延迟单元中选出的一延迟单元的输出。 |
