基于FPGA的AVS解码芯片验证平台装置及方法

摘要

基于FPGA的AVS解码芯片验证平台装置及方法，属集成电路的仿真验证领域。装置包括PC机、HDTV和子、母板验证平台，PC机通过USB接口和PCI接口与子、母板验证平台相连接，HDTV通过VGA接口与子、母板验证平台相连接，子板通过插槽与母板相连接；其方法步骤为：上电复位；下载AVS解码器硬件模块；嵌入式高层半解码；输入半解码码流；AVS解码器硬件模块解码；回送解码码流；检验结果是否正确；修改设计；下载整个设计；输入AVS码流；AVS解码器解码及格式转换；HDTV显示。本发明提高了仿真的效率和可靠性，缩短了产品的上市时间，降低了芯片研发成本；在流片完成后对芯片测试时，本发明具有良好的可重用性。

主权项

一种基于FPGA的AVS解码芯片验证平台装置，包括PC机、HDTV和子、母板验证平台，其特征在于PC机通过USB接口和PCI接口与子、母板验证平台相连接，HDTV通过VGA接口与子、母板验证平台相连接，子板通过插槽与母板相连接；其中子板包括FPGA1和JTAG接口，母板包括FPGA2、USB接口、PCI接口、VGA接口、SRAM、SDRAM、DDR、FLASH、FIFO1、FIFO2以及时钟单元、电源和FPGA配置复位部分；其中子、母板验证平台中各个部分的连接关系如下：FPGA2通过其自身IO接口连接到USB接口上，并通过USB线与PC机上的USB接口相连；FPGA2通过其自身IO接口连接到PCI接口上，并通过PCI总线连接到PC机的PCI插槽；FPGA2通过其片上IO连接到VGA接口上，并通过15针VGA线连接到HDTV；子板通过插槽连接到母板上，其上的FPGA1通过IO接口跟插槽连接，从而与母板进行通信；FPGA配置复位部分直接与FPGA2相连接；SRAM、SDRAM、FLASH、FIFO1、FIFO2、DDR连接到母板的插槽处，跟子板上的FPGA1进行通信，作为FPGA1的片外资源使用；FIFO1、FIFO2、DDR连接到FPGA2的IO接口上；电源通过母板上铺设的电源线连接到母板上的各个芯片，时钟单元通过时钟线连接到需要提供时钟信号的FPGA1、FPGA2、PCI和DDR上。