| 主权项 |
一种积体电路封装，包含：基底，包含具有在该基底上部分形成积体电路之电性迹线之第一层，以及由介电质材料实质上形成的第二层；第一晶粒，包含第一积体电路，在该晶粒之第一侧上具有一焊接凸块阵列，其中该些焊接凸块耦合该第一积体电路至该基底；第二晶粒，包含经由电线接合电性耦合至该基底上的该积体电路之第二积体电路，机械性耦合至与该第一晶粒之该第一侧实质上平行的该第一晶粒之第二侧，使得该第一晶粒位在该基底与该第二晶粒之间；电性耦合至在该基底上之该积体电路的天线；以及第三晶粒，包含第三积体电路，藉由焊接凸块阵列的方式电性耦合至该基底上的该积体电路，其中该天线以及第一、第二、与第三积体电路实质上形成射频收发器。一种积体电路封装，包含：基底，包含具有在该基底上部分形成积体电路之电性迹线之第一层，以及由介电质材料实质上形成的第二层；第一晶粒，包含第一积体电路，在该晶粒之第一侧上具有一焊接凸块阵列，其中该些焊接凸块耦合该第一积体电路至该基底；以及第二晶粒，包含经由电线接合电性耦合至该基底上的该积体电路之第二积体电路，机械性耦合至与该第一晶粒之该第一侧实质上平行的该第一晶粒之第二侧，使得该第一晶粒位在该基底与该第二晶粒之间，其中该第二积体电路进一步包含基频通讯处理器。如申请专利范围第1项之积体电路封装，进一步包含：第三晶粒，包含形成记忆体装置的第三积体电路，经由连接该第三晶粒之主动侧至该第二晶粒之主动侧的焊接凸块电性耦合至该第二积体电路。如申请专利范围第1项之积体电路封装，进一步包含：两个或更多焊接球，其在回焊后合并形成具有比回焊过的单一构成焊接球更大的剖面面积的电性连结。如申请专利范围第1项之积体电路封装，其中该第一积体电路进一步包含射频积体电路以及混合信号处理器。如申请专利范围第1项之积体电路封装，其中该射频收发器能够根据实质上用于由个人区域网路、区域网路、都市区域网路、广域网路、及其之组合组成的族群之一选定者的无线标准来通讯。如申请专利范围第1项之积体电路封装，其中该第三晶粒实质上由选自由砷化镓、蓝宝石上覆矽、及锗化矽组成之族群之一选定者所形成。一种积体电路封装，包含射频收发器，包含：天线；第一晶粒，包含电性耦合至前端模组之射频积体电路；第二晶粒，包含电性耦合至该射频积体电路之基频通讯处理器；以及第三晶粒，包含用于处理射频信号之该前端模组，耦合至该天线，其中该前端模组包含低杂讯放大器、功率放大器、以及切换器。如申请专利范围第8项之积体电路封装，其中该射频积体电路可接收来自全球定位系统接收器之输入信号。如申请专利范围第8项之积体电路封装，其中该第三晶粒以及该第一晶粒藉由在各晶粒上的一焊接凸块阵列的方式电性耦合至该封装的基底，以及该第二晶粒藉由电线接合的方式电性耦合至该基底。如申请专利范围第8项之积体电路封装，其中该射频收发器能够根据实质上用于由个人区域网路、区域网路、都市区域网路、广域网路、及其之组合组成的族群之一选定者的无线标准来通讯。如申请专利范围第8项之积体电路封装，进一步包含：两个或更多的焊接球，其在回焊后合并形成具有比回焊过的单一构成焊接球更大的剖面面积的电性连结。如申请专利范围第9项之积体电路封装，进一步包含耦合至该基频通讯处理器的记忆体电路。一种积体电路封装系统，包含：大量储存装置，耦合至包含射频收发器之积体电路封装，其中该射频收发器包含天线；第一晶粒，包含电性耦合至前端模组之射频积体电路；第二晶粒，包含电性耦合至该射频积体电路之基频通讯处理器；以及第三晶粒，包含用于处理射频信号之该前端模组，耦合至该天线，其中该前端模组包含低杂讯放大器、功率放大器、以及切换器。如申请专利范围第14项之系统，其中该射频收发器能够根据实质上用于由个人区域网路、区域网路、都市区域网路、广域网路、及其之组合组成的族群之一选定者的无线标准来通讯。如申请专利范围第14项之系统，进一步包含：耦合至该基频通讯处理器的应用处理器；耦合至该应用处理器的记忆体；以及耦合至该应用处理器的输入/输出介面。如申请专利范围第14项之系统，其中该射频积体电路可接收来自全球定位系统接收器之输入信号。如申请专利范围第16项之系统，其中该输入/输出介面包含使用者介面。如申请专利范围第18项之系统，其中该系统为包含机上盒、媒体中心个人电脑、多功能数位碟播放器、伺服器、个人电脑、行动个人电脑、网路路由器、手持装置、及网路交换装置之群组的一选定者。一种封装积体电路之方法，包含：焊接第一晶粒至基底，其中该基底包含具有在该基底上部分形成积体电路之电性迹线之第一层，以及由介电质材料实质上形成的第二层，以及该第一晶粒包含第一积体电路；机械性耦合包含第二积体电路之第二晶粒至与该第一晶粒之该第一侧实质上平行的该第一晶粒之第二侧，使得该第一晶粒位在该基底与该第二晶粒之间；经由电线接合电性耦合该第二晶粒至该基底上的该积体电路；形成电性耦合至在该基底上之该积体电路的天线；以及藉由焊接凸块阵列的方式焊接包含第三积体电路之第三晶粒至该基底上的该积体电路，其中该天线以及第一、第二、与第三积体电路实质上形成射频收发器。一种封装积体电路之方法，包含：焊接第一晶粒至基底，其中该基底包含具有在该基底上部分形成积体电路之电性迹线之第一层，以及由介电质材料实质上形成的第二层，以及该第一晶粒包含第一积体电路；机械性耦合包含第二积体电路之第二晶粒至与该第一晶粒之该第一侧实质上平行的该第一晶粒之第二侧，使得该第一晶粒位在该基底与该第二晶粒之间；以及经由电线接合电性耦合该第二晶粒至该基底上的该积体电路，其中该第二积体电路进一步包含基频通讯处理器。如申请专利范围第20或21项之方法，进一步包含：在将该第二晶粒机械性耦合至该第一晶粒之前，耦合包含形成记忆体装置的第三积体电路之第三晶粒至该第二晶粒。如申请专利范围第20或21项之方法，进一步包含回焊会崩解并合并的两个或更多的焊接球来形成电性连结，其中电性连结具有比单一构成焊接球更大的剖面面积。如申请专利范围第20项之方法，其中该射频收发器能够根据实质上用于由个人区域网路、区域网路、都市区域网路、广域网路、及其之组合组成的族群之一选定者的无线标准来通讯。如申请专利范围第20项之方法，其中该第三晶粒实质上由选自由砷化镓、蓝宝石上覆矽、及锗化矽组成之族群之一选定者所形成。 |
