| 主权项 |
一种薄膜电晶体阵列基板，其至少包含：一绝缘基板；复数个闸线，其系形成于该绝缘基板上，每一闸线系包含连接至一外部装置之一衬垫；复数个资料线，其系与该等闸线相交并与该等闸线绝缘，每一资料线系包含连接至一外部装置之一衬垫；及一导体，其系与该等闸线及该等资料线中之至少一者重叠，其中该闸线以及该资料线包含一包括该衬垫之衬垫部分、一显示部分以及一扇出部分，该扇出部分连接到该显示部分及该衬垫部分，其中该导体与在该扇出部分中之所有该等闸线以及所有该等资料线的其中至少一者重叠，其中随着该等闸线或该等资料线之一长度增加，该等闸线或该等资料线与该导体之一宽度之一重叠距离系缩减。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中随着该资料线之该扇出部分之长度增加，该资料线之该扇出部分之一宽度系增加。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中随着该等闸线之该扇出部分之长度增加，该等闸线之该扇出部分之一宽度系增加。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该导体系施加一共用电极电压。如申请专利范围第1项所述之薄膜电晶体阵列基板，其更包含一置于一像素区域上之一像素电极，该像素区域系以该等闸线与该等资料线之相交处界定，其中该导体系包含相同于该像素电极之层与材料。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该导体与该等闸线重叠，其中该导体系包含相同于该等资料线之层与材料。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该导体与该等资料线重叠，其中该导体系包含相同于该等闸线之层与材料。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该导体系包含与该等闸线重叠之一第一传导部分及与该等资料线重叠之一第二传导部分，该第一传导部分系包含相同于该等资料线之层与材料，而该第二传导部分系包含相同于该等闸线之层与材料。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该导体系为漂浮。一种薄膜电晶体阵列基板，其至少包含：一绝缘基板；复数个闸线，其系形成于该绝缘基板上，每一闸线系包含连接至一外部装置之一衬垫；一闸绝缘层，其系形成于该等闸线上；复数个资料线，其系形成于该闸绝缘层上并与该等闸线相交，每一资料线系包含连接至一外部装置之一衬垫；一钝化层，其系形成于该等资料线上；及一导体，其系经该钝化层与该闸绝缘层至少一者与该等闸线与该等资料线至少一者重叠，其中该闸线以及该资料线包含一包括该衬垫之衬垫部分、一显示部分以及一扇出部分，该扇出部分连接到该显示部分及该衬垫部分，其中该导体与在该扇出部分中之所有该等闸线以及所有该等资料线的其中至少一者重叠，其中随着该闸线或该资料线之该长度增加，该闸线或该资料线与该导体之一宽度之一重叠距离系缩减。如申请专利范围第10项所述之薄膜电晶体阵列基板，其中该复数个闸线之RC延迟系彼此地相同。如申请专利范围第10项所述之薄膜电晶体阵列基板，其中复数个资料线之RC延迟系彼此地相同。如申请专利范围第10项所述之薄膜电晶体阵列基板，其中随着该等资料线之该扇出部分之长度增加，该等资料线之该扇出部分之一宽度系增加。如申请专利范围第10项所述之薄膜电晶体阵列基板，其中随着该等闸线之该扇出部分之长度增加，该等闸线之该扇出部分之一宽度系增加。如申请专利范围第10项所述之薄膜电晶体阵列基板，其更包含置于一像素面积上之一像素电极，该像素电极系以该等闸线与该等资料线之相交处界定，其中该导体系包含相同于该像素电极之材料且形成于该钝化层上。如申请专利范围第10项所述之薄膜电晶体阵列基板，其中该导体与该等闸线重叠，其中该导体系包含相同于该等资料线之层与材料。如申请专利范围第10项所述之薄膜电晶体阵列基板，其中该等导体与该等资料线重叠，其中该导体系包含相同于该等闸线之层与材料。一种薄膜电晶体阵列基板，其至少包含：一绝缘基板；复数个闸线，其系形成于该绝缘基板上，每一闸线系包含连接至一外部装置之一衬垫；复数个资料线，其系与该等闸线相交并与该等闸线绝缘，每一资料线系包含连接至一外部装置之一衬垫；及一导体，其系与该等闸线与该等资料线至少一者重叠，其中该闸线以及该资料线包含一包括该衬垫之衬垫部分、一显示部分以及一扇出部分，该扇出部分连接到该显示部分及该衬垫部分，其中该导体与在该扇出部分中之所有该等闸线以及所有该等资料线的其中至少一者重叠，其中随着该等闸线或该等资料线之一长度增加，该等闸线或该等资料线与该导体之间的电容系减小。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中随着该资料线之该扇出部分之一长度增加，该资料线之该扇出部分之每单位长度的一电阻系减小。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中随着该等闸线之该扇出部分之一长度增加，该等闸线之该扇出部分之每单位长度的一电阻系减小。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中该导体系被施加一参考电压。如申请专利范围第18项所述之薄膜电晶体阵列基板，其更包含一置于一像素区域上之一像素电极，该像素区域系以该等闸线与该等资料线之相交处界定，其中该导体系形成在相同于该像素电极之层中且与该像素电极相同材料。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中该导体与该等闸线重叠，其中该导体系形成在相同于该等资料线之层中且与该等资料线相同材料。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中该导体与该等资料线重叠，其中该导体系形成在相同于该等闸线之层中且与该等闸线相同材料。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中该导体系包含与该等闸线重叠之一第一传导区段及与该等资料线重叠之一第二传导区段，该第一传导区段系形成在相同于该等资料线之层中且与该等资料线相同材料，而该第二传导区段系形成在相同于该等闸线之层中且与该等闸线相同材料。如申请专利范围第18项所述之薄膜电晶体阵列基板，其中该导体系为漂浮。如申请专利范围第20项所述之薄膜电晶体阵列基板，其中该等复数个闸线之每一者的RC延迟系彼此相同。如申请专利范围第19项所述之薄膜电晶体阵列基板，其中该等复数个资料线之每一者的RC延迟系彼此相同。一种薄膜电晶体阵列基板，其至少包含：一绝缘基板；复数个闸线，其系形成于该绝缘基板上，每一闸线系包含连接至一外部装置之一衬垫；复数个资料线，其系与该等闸线相交并与该等闸线绝缘，每一资料线系包含连接至一外部装置之一衬垫；及复数个导体，其系个别地与该等闸线与该等资料线至少一者重叠，其中该闸线以及该资料线包含一包括该衬垫之衬垫部分、一显示部分以及一扇出部分，该扇出部分连接到该显示部分及该衬垫部分，其中该等导体与在该扇出部分中之所有该等闸线以及所有该等资料线的其中至少一者重叠，其中随着该等闸线或该等资料线之一长度增加，该等闸线或该等资料线与该等导体之间的电容系减小。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中随着该等资料线之该扇出部分之一长度增加，该等资料线之该扇出部分之每单位长度的一电阻系减小。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中随着该闸线之该扇出部分之一长度增加，该闸线之该扇出部分之每单位长度的一电阻系减小。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中该等导体系被施加一参考电压。如申请专利范围第29项所述之薄膜电晶体阵列基板，其更包含一置于一像素区域上之一像素电极，该像素区域系以该等闸线与该等资料线之相交处界定，其中该等导体系形成在相同于该像素电极之层中且与该像素电极相同材料。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中该等导体与该等闸线重叠，其中该等导体系形成在相同于该资料线之层中且与该等资料线相同材料。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中该等导体与该等资料线重叠，其中该等导体系形成在相同于该等闸线之层中且与该等闸线相同材料。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中该等导体系包含与该等闸线重叠之第一传导区段及与该等资料线重叠之第二传导区段，该等第一传导区段系形成在相同于该等资料线之层中且与该等资料线相同材料，而该等第二传导区段系形成在相同于该等闸线之层中且与该等闸线相同材料。如申请专利范围第29项所述之薄膜电晶体阵列基板，其中该等导体系为漂浮。一种薄膜电晶体阵列基板，其至少包含：一绝缘基板；复数个闸线，其系形成于该绝缘基板上，每一闸线系包含连接至一外部装置之一衬垫；复数个资料线，其系与该等闸线相交且绝缘于该等闸线，每一资料线系包含连接至一外部装置之一衬垫；以及复数个导体，其系个别地与该等闸线与该等资料线至少一者重叠，其中该闸线以及该资料线包含一包括该衬垫之衬垫部分、一显示部分以及一扇出部分，该扇出部分连接到该显示部分及该衬垫部分，其中该等导体与在该扇出部分中之所有该等闸线以及所有该等资料线的其中至少一者重叠，其中随着该等闸线或该等资料线之一长度增加，该等闸线或该等资料线与该等导体间之重叠区域系缩减。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中随着该等资料线之该扇出部分之一长度增加，该等资料线之该扇出部分之每单位长度的一电阻系减小。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中随着该等闸线之该扇出部分之一长度增加，该等闸线之该扇出部分之每单位长度的一电阻系减小。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中该等导体系被施加一参考电压。如申请专利范围第38项所述之薄膜电晶体阵列基板，其更包含置于一像素区域上之一像素电极，该像素区域系以该等闸线与该等资料线之相交处界定，其中该等导体系形成在相同于该像素电极之层中且与该像素电极相同材料。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中该等导体与该等闸线重叠，其中该等导体系形成在相同于该等资料线之层中且与该等资料线相同材料。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中该等导体与该等资料线重叠，其中该等导体系形成在相同于该等闸线之层中且与该等闸线相同材料。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中该等导体系包含与该等闸线重叠之第一传导区段及与该等资料线重叠之第二传导区段，该等第一传导区段系形成在相同于该等资料线之层中且与该等资料线相同材料，而该等第二传导区段系形成在相同于该等闸线之层中且与该等闸线相同材料。如申请专利范围第38项所述之薄膜电晶体阵列基板，其中该等导体系为漂浮。 |
