| 主权项 |
一种在半导体装置(800)中形成复数个结构(1310)的方法，包括下列步骤：在第一层(810)之上形成遮罩(820)；形成邻近该遮罩(820)的侧表面的间隔件(910)；在没有被该遮罩(820)所覆盖之该第一层(810)之部分中蚀刻至少一个沟槽(1010)；在该半导体装置(800)之上沉积第二材料(1110)，该第二材料(1110)填充该至少一个沟槽(1010)；平坦化该第二材料(1110)，该平坦化移除部分之该第二材料(1110)、部分之该遮罩(820)、及部分之该间隔件(910)；移除该遮罩(820)；蚀刻该第一层(810)以移除没有被该间隔件(910)或该第二材料(1110)所覆盖之该第一层(810)的部分，其中该第一层(810)的余留部分包括该复数个结构(1310)；以及在该复数个结构(1310)的两个邻接结构之间形成记忆体装置(1510)。如申请专利范围第1项之方法，其中每个该复数个结构(1310)的宽度之范围从约75埃至约400埃。如申请专利范围第1项之方法，其中该形成邻近该遮罩(820)的侧表面的间隔件(910)之步骤包括：形成该间隔件(820)至第一宽度，该第一宽度系大约等于该复数个结构(1310)的宽度。如申请专利范围第1项之方法，其中该平坦化该第二材料(1110)之步骤包括：平坦化该遮罩(820)的部分与该间隔件(910)的部分，使得该间隔件(910)的余留部分与该第二材料(1110)形成T形结构。如申请专利范围第1项之方法，其中该平坦化该第二材料(1110)之步骤包括：使用该遮罩(820)作为研磨停止来研磨该第二材料(1110)，其中在该研磨期间，该间隔件(910)的部分系被移除而该间隔件(910)的余留部分从该第二材料(2220)侧向地延伸。一种制造半导体装置(100)的方法，包括下列步骤：在导电层(130)之上形成复数个遮罩(140)；形成邻近该复数个遮罩(140)的侧壁的间隔件(210)；在该导电层(130)中形成复数个沟槽(310)；沉积第一材料(410)以填充每个该复数个沟槽(310)的至少部分；移除该复数个遮罩(140)；蚀刻该导电层(130)以移除没有被该间隔件(210)或该第一材料(410)所保护之该导电层(130)的部分，其中该导电层(130)的余留部分形成复数个导电结构(610)；以及处理该复数个导电结构(610)，以在该半导体装置(100)中形成数条位元线或数条字元线之至少一者。如申请专利范围第6项之方法，进一步包括：移除该间隔件(210)与该第一材料(410)。如申请专利范围第6项之方法，其中该间隔件(210)与该第一材料(410)包括相同材料。一种形成半导体装置(800)的方法，包括下列步骤：形成邻近复数个遮罩(820)的侧壁的间隔件(910)，其中该间隔件(910)与该复数个遮罩(820)系形成在导电层(810)上且每个该间隔件(910)的宽度系等于第一宽度，该方法之特征在于：在该导电层(810)中形成复数个沟槽(1010)；沉积第一材料(1110)以填充每个该复数个沟槽(1010)的至少部分；移除该复数个遮罩(820)；蚀刻该导电层(810)以移除没有被该间隔件(910)或该第一材料(1110)所保护之该导电层(810)的部分，其中该导电层(810)的余留部分形成复数个导电结构(1310)且每个该等导电结构(1310)具有大约等于该第一宽度的宽度；以及在该复数个导电结构(1310)的两个邻接结构之间形成记忆体单元堆叠装置(1510)。如申请专利范围第9项之方法，进一步包括：形成复数个记忆体单元(1510)，其中该复数个导电结构(1310)包括与该记忆体单元(1510)相关之位元线。 |
