| 发明名称 | 用于制造半导体功率器件的方法 | ||
| 摘要 | 在半导体主体(2)中形成沟槽(5)；用第一电介质材料层(9)覆盖沟槽的侧壁和底部；用第二电介质材料层(10)填充沟槽(5)；通过部分的、同时的和可控制的方式蚀刻第一和第二电介质材料层(9，10)，使得电介质材料具有类似的蚀刻速度；在沟槽(5)的侧壁上沉积具有小于第一电介质材料层(9)的厚度的栅极氧化物层(13)；在沟槽(5)内形成导电材料的栅极区(14)；以及在栅极区(14)的侧面并与其隔离的半导体主体(2)内形成主体区(7)和源极区(8)。因此，栅极区(14)仅仅在第一和第二电介质材料层(9，10)的剩余部分的顶部延伸。 | ||
| 申请公布号 | CN101258588B | 申请公布日期 | 2011.08.31 |
| 申请号 | CN200680032959.7 | 申请日期 | 2006.07.07 |
| 申请人 | 意法半导体股份有限公司 | 发明人 | G·阿雷纳;C·多纳托;C·M·卡马勒里;A·马格里 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L29/51(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 72001 | 代理人 | 王庆海;张志醒 |
| 主权项 | 一种用于制造半导体功率器件的工艺，包括步骤：形成第一导电类型的具有顶表面(3)的半导体主体(1、2)；在所述半导体主体(1、2)中形成具有侧壁和底部的沟槽(5)；用第一电介质材料层(9)涂覆所述沟槽(5)的所述侧壁和所述底部；用第二电介质材料层(10)填充所述沟槽(5)；通过蚀刻工艺蚀刻所述第一电介质材料层(9)和第二电介质材料层(10)；在所述沟槽(5)的所述壁上形成栅极氧化物层(13)；在所述沟槽(5)内形成被所述栅极氧化物层(13)包围的导电材料的栅极区(14)；以及在所述半导体主体(2)内形成具有第二导电类型的主体区(7)和具有所述第一导电类型的源极区(8)，其特征在于所述第一电介质材料层(9)和第二电介质材料层(10)是由具有相同蚀刻速度的不同材料制成，以及所述蚀刻工艺的蚀刻步骤包括同时蚀刻所述第一电介质材料层(9)和所述第二电介质材料层(10)以便在所述沟槽(5)内以部分地、同时地并可控地方式去除掉所述第一电介质材料层(9)和第二电介质材料层(10)。 | ||
| 地址 | 意大利布里安扎 | ||