栅极驱动电路单元及栅极驱动电路

摘要

本发明公开了一种栅极驱动电路单元，包括信号输入接口，接收输入脉冲信号；信号输出接口，输出栅极驱动信号；第一晶体管，在第一时钟信号控制下将输入脉冲信号送到第二晶体管的控制极，当第一时钟信号和输入脉冲信号为高电平时，为第二晶体管提供开启电压，当第一时钟信号为高电平、输入信号为低电平时，下拉第二晶体管控制极的电位，使第二晶体管关断；第二晶体管，在开启状态下将第二时钟信号送到信号输出接口，当第二时钟信号变为高电平时使信号输出接口输出栅极驱动信号，当第二时钟信号为低电平时下拉信号输出接口电压；第一时钟信号和第二时钟信号周期和占空比相同，第一时钟信号的高电平比第二时钟信号的高电平提前到来。本发明能减小栅极驱动电路的面积。

主权项

一种栅极驱动电路单元，其特征在于，包括：信号输入接口，用于接收输入脉冲信号；信号输出接口，用于输出栅极驱动信号；第一晶体管，其控制极响应第一时钟信号，第一主电流导通极耦合到信号输入接口，第二主电流导通极耦合到第二晶体管的控制极，用于在第一时钟信号控制下将输入脉冲信号传送到第二晶体管的控制极，当第一时钟信号和输入脉冲信号为高电平时，为第二晶体管提供开启电压，当第一时钟信号为高电平、输入脉冲信号为低电平时，下拉第二晶体管控制极的电位，使第二晶体管关断；第二晶体管，其第一主电流导通极输入第二时钟信号，第二主电流导通极耦合到信号输出接口，用于在开启状态下将第二时钟信号传送到信号输出接口，以便当第二时钟信号变为高电平时上拉信号输出接口的电压，当第二时钟信号变为低电平时下拉信号输出接口的电压；所述第一时钟信号和第二时钟信号的周期和占空比都相同，并且第一时钟信号的高电平比第二时钟信号的高电平提前到来。