抑制比特错误校验码方案

摘要

在一个实施例中，一种方法提供了确定事件的发生和未发生中之一，所述发生和未发生中之一导致事件确定，以及处理具有事件比特的码，所述处理根据所述确定和所述码通过如下方式进行：确定所述事件比特是否对应于所述事件确定，以及如果所述事件比特不对应于所述事件确定，则编码所述码以产生对应于所述事件确定的抑制比特。

主权项

一种用于抑制至少一个比特的装置，所述装置包括逻辑，所述逻辑用于：产生与要存储在共享存储器中的高速缓存行对应的ECC(错误校正码)，所述ECC具有事件比特；确定事件的发生和未发生中之一，以产生事件确定；根据所述事件比特和所述事件确定来处理所述ECC码；将处理后的ECC码和对应的高速缓存行存储于存储器中。