发明名称 |
Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben |
摘要 |
Eine Hochgeschwindigkeits-E/A-Leitung ist ein Teil einer E/A-Bauelementarchitektur für ein Substrat eines Bauelements einer integrierten Schaltung. Das Substrat eines Bauelements einer integrierten Schaltung umfasst eine Aufstandsfläche eines integrierten Wärmeverteilers auf einer Chipseite und die E/A-Leitung zur Verbindung mit einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche anzuordnen ist. Die E/A-Leitung umfasst eine Anschlussstelle außerhalb der IHS-Aufstandsfläche zur Verbindung mit einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist. Die Hochgeschwindigkeits-E/A-Leitung kann eine Datenflussrate von einem Prozessor in einem Bereich von 5 Gigabit je Sekunde (Gb/s) bis 40 Gb/s unterstützen. |
申请公布号 |
DE112009002197(T5) |
申请公布日期 |
2011.08.25 |
申请号 |
DE20091102197T |
申请日期 |
2009.09.23 |
申请人 |
INTEL CORPORATION |
发明人 |
GANESAN, SANKA;AYGUN, KEMAL;RAMASWAMY, CHANDRASHEKHAR;PALMER, ERIC;BRAUNISCH, HENNING |
分类号 |
H01L23/50;H01L23/48;H01L23/488 |
主分类号 |
H01L23/50 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|