芯片封装体

摘要

本发明公开一种芯片封装体，其包括：基底，具有第一和第二表面；元件区或感测区和导电垫，设于第一表面上；孔洞，自第二表面延伸至导电垫；绝缘层，位于孔洞的侧壁上；承载基底，位于第二表面及绝缘层上；线路重布层，位于承载基底与绝缘层间，且位于孔洞中而电性接触导电垫，线路重布层的边缘外露于承载基底与绝缘层所组成的侧壁；第二线路重布层，位于承载基底上，且沿着承载基底与绝缘层所组成的侧壁朝第二表面延伸，并电性接触线路重布层的外露边缘；缓冲层，位于基底的第二表面上或下，且位于第二线路重布层与基底间而使第二线路重布层不接触基底。

主权项

一种芯片封装体，包括：半导体基底，具有第一表面和第二表面；元件区或感测区和导电垫，设置于该第一表面上；孔洞，自该第二表面延伸至该导电垫；绝缘层，位于该孔洞的一侧壁上；承载基底，位于该第二表面及该绝缘层之上；第一线路重布层，位于该承载基底与该绝缘层之间，且位于该孔洞之中而与该导电垫电性接触，其中该第一线路重布层的一边缘外露于由该承载基底与该绝缘层所组成的一侧壁；第二线路重布层，位于该承载基底的一表面上，且沿着该承载基底与该绝缘层所组成的该侧壁而朝该第二表面延伸，并与该第一线路重布层的外露的该边缘电性接触；以及缓冲层，位于该半导体基底的该第二表面之上或之下，且位于该第二线路重布层与该半导体基底之间而使该第二线路重布层不与该半导体基底直接接触。