磁路并联漏磁自屏蔽式可控电抗器

摘要

本发明提供一种磁路并联漏磁自屏蔽式可控电抗器，该电抗器是在铁芯上设置由不饱和区域铁芯和饱和区域铁芯交错排列组成并联磁路，通过调节可控硅触发导通角来控制附加直流励磁电流，利用附加直流电流励磁磁化铁芯调整不饱和区域和饱和区域的面积或磁阻，以改变并联磁路中不饱和区域的磁化程度和饱和区域的磁饱和程度实现电抗值的连续、快速可调。该电抗器可用于高低压电网的动态无功补偿和滤波、限制工频过电压、抑制电压波动等领域。使用本发明的电抗器可使铁芯的损耗、噪声、谐波含量大幅度降低，具有高可靠性、成本低和易于加工的优点。

主权项

磁路并联漏磁自屏蔽式可控电抗器，其特征在于在铁芯上设置由不饱和区域铁芯和饱和区域铁芯交错排列组成并联磁路，在并联磁路中按比例设定不饱和区域铁芯与饱和区域铁芯面积或者设定不饱和区域铁芯与饱和区域铁芯各自磁阻，通过调节可控硅触发导通角来控制附加直流励磁电流对铁芯的励磁磁化，使饱和区域铁心的漏磁通由主磁通方向前后相邻或左右相邻的不饱和区域铁芯吸收而形成自屏蔽，通过对铁芯的励磁磁化改变并联磁路中不饱和区域铁芯和饱和区域铁芯的磁饱和程度实现电抗值的连续、快速可调。