发明名称 | 半导体元件的制造方法 | ||
摘要 | 本发明提供一种半导体元件的制造方法,该制造方法能够消除寄生元件的影响并防止导通电压增大。在半导体基板的正面形成贯通基极区域而到达漂移区域(1)的沟槽(3)。接着,隔着栅极绝缘膜(4)在沟槽(3)的内部以未到达与基极区域(2)的表面相同的高度的方式将栅电极(5)埋入,而形成第二凹部。接着,以在第二凹部的内部埋入的方式形成层间绝缘膜(7)。接着,进行深腐蚀,仅在栅电极(5)的表面残留层间绝缘膜(7)。然而,通过蚀刻,将基极区域(2)的表面层除去,直至基极区域(2)的表面位于比栅电极(5)和层间绝缘膜(7)的界面低的位置,而形成第一凹部(6)。接着,在第一凹部(6)的内部埋入源电极(8)。 | ||
申请公布号 | CN102163552A | 申请公布日期 | 2011.08.24 |
申请号 | CN201110045509.4 | 申请日期 | 2011.02.22 |
申请人 | 富士电机系统株式会社 | 发明人 | 百田圣自 |
分类号 | H01L21/336(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 刘文海 |
主权项 | 一种半导体元件的制造方法,其特征在于,包括:在第一导电型的第一半导体区域的表面层形成具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域的工序;形成贯通所述第二半导体区域并到达所述第一半导体区域的沟槽的工序;隔着绝缘膜在所述沟槽的内部以未到达与所述第二半导体区域的表面相同的高度的方式将第一电极埋入的工序;以埋入所述沟槽的内部并覆盖所述第一电极的方式形成层间绝缘膜的工序;仅在所述第一电极的表面残留所述层间绝缘膜的工序;以使所述第二半导体区域的表面位于比所述第一电极和所述层间绝缘膜的界面低的位置的方式将该第二半导体区域除去的工序;形成与所述第二半导体区域接触,且隔着形成在所述沟槽的侧壁的所述绝缘膜而与所述第一电极相邻的第二电极的工序。 | ||
地址 | 日本国东京都品川区大崎1丁目11番2号 |