| 主权项 |
一种延迟电路，其对应于所期望的延迟时间设定使输入信号延迟且输出，包括：延迟元件，其使该输入信号延迟一段以所施加的供给电流为基准的时间且输出该输入信号；电流供给部，其产生该供给电流；电压产生部，其产生一种对应于该延迟时间设定的基本电压；以及控制部，其对应于电流供给部中应产生该供给电流之电流供给部的特性而使基本电压变换成控制电压，以供给至电流供给部，其中：电压产生部亦可具有：基本电流源，其产生预定的基本电流；以及电流电压变换部，其以延迟时间设定为基准来使基本电流放大，以该已放大的基本电流为基准而产生基本电压。如申请专利范围第1项所述之延迟电路，其中：电流供给部具有所定的导电特性且具有第1MOS电晶体，其供给汲极电流至延迟元件以作为该供给电流，控制部产生第1MOS电晶体在饱和区域动作时之第1控制电压，该控制电压供给至第1MOS电晶体的闸极端。如申请专利范围第2项所述之延迟电路，其中：控制部具有第3MOS电晶体，其以该基本电压为基准来控制该控制部所产生的控制电流的大小，该控制部以该控制电流为基准来产生第1控制电压。如申请专利范围第3项所述之延迟电路，其中：延迟元件是一种反向器，其对应于输入信号藉由对输出电容进行充放电而使输入信号延迟且输出，第1MOS电晶体使该反向器的输出电容充电用的充电电流供给至反向器，电流供给部更具有第2MOS电晶体，其使反向器的输出电容放电用的放电电流供给至该反向器，以及控制部以该控制电流为基准而产生第2MOS电晶体在饱和区域动作时之第2控制电压，该控制电压可供给至第2MOS电晶体的闸极端。如申请专利范围第4项所述之延迟电路，其中：第1MOS电晶体是p通道MOS电晶体，第2MOS电晶体是n通道MOS电晶体，以及第1MOS电晶体和第2MOS电晶体在施加同一闸极电压和汲极电压时汲极电流亦可成为大约相同。如申请专利范围第5项所述之延迟电路，其中：电压电流变换部具有：多个延迟量变换电流产生电路，其以各别不同的倍率来放大该基本电流；选择部，其以所期望的延迟时间设定为基准，由多个延迟量变换电流产生电路来选择1个或多个延迟量变换电流产生电路；以及变换器，以选择部所选择的延迟量变换电流产生电路所放大的电流之和为基准来产生基本电压。如申请专利范围第6项所述之延迟电路，其中：各别的延迟量变换电流产生电路具有：延迟量变换电流路，其与变换器在电性上相连接；以及虚拟(dummy)电流路，其与该延迟量变换电流路并列地设置着且在电性上未与变换器相连接，该选择部使已选取的延迟量变换电流产生电路所放大的电流流过该延迟量变换电流路而供给至变换器，以及未选取的延迟量变换电流产生电路所放大的电流则流过该虚拟电流路。如申请专利范围第7项所述之延迟电路，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，控制部以由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第8项所述之延迟电路，其中：第3MOS电晶体之闸极端和第1MOS电晶体之闸极端在电性上相连接。如申请专利范围第9项所述之延迟电路，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第10项所述之延迟电路，其中：第4MOS电晶体之闸极端，第4MOS电晶体之汲极端和第2MOS电晶体之闸极端在电性上相连接。如申请专利范围第11项所述之延迟电路，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体可为n通道MOS电晶体。如申请专利范围第12项所述之延迟电路，其中：偏移电流产生电路在延迟时间设定的范围中使第3MOS电晶体和第4MOS电晶体在线性区域中动作，且产生使第1MOS电晶体和第2MOS电晶体应在饱和区域中动作时所需大小的偏移电流。如申请专利范围第7项所述之延迟电路，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，以及控制部可由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第14项所述之延迟电路，其中：第2MOS电晶体和第3MOS电晶体连接成电流镜，流过第3MOS电晶体中的控制电流所对应的大小的供给电流则流过第2MOS电晶体。如申请专利范围第15项所述之延迟电路，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第16项所述之延迟电路，其中：第1MOS电晶体和第4MOS电晶体连接成电流镜，流过第4MOS电晶体中的控制电流所对应的大小的供给电流则流过第1MOS电晶体。如申请专利范围第17项所述之延迟电路，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体是n通道MOS电晶体。如申请专利范围第18项所述之延迟电路，其中：偏移电流产生电路在延迟时间设定的范围中产生第1MOS电晶体，第2MOS电晶体，第3MOS电晶体和第4MOS电晶体在饱和区域中动作时应有之大小的偏移电流。如申请专利范围第5项所述之延迟电路，其中：电流电压变换部更具有偏移(offset)电流产生电路，其产生第1MOS电晶体在饱和区域中动作时应有的预定的偏移电流，以及变换器更以该偏移电流为基准而产生基本电压。如申请专利范围第2项所述之延迟电路，其中：电流电压变换部更具有偏移(offset)电流产生电路，其产生第1MOS电晶体在饱和区域中动作时应有的预定的偏移电流，以及变换器更以该偏移电流为基准而产生基本电压。如申请专利范围第21项所述之延迟电路，其中：各别的延迟量变换电流产生电路具有：延迟量变换电流路，其与变换器在电性上相连接；以及虚拟(dummy)电流路，其与该延迟量变换电流路并列地设置着且在电性上未与变换器相连接，该选择部使已选取的延迟量变换电流产生电路所放大的电流流过该延迟量变换电流路而供给至变换器，以及未选取的延迟量变换电流产生电路所放大的电流则流过该虚拟电流路。如申请专利范围第21项所述之延迟电路，其中：电流电压变换部以延迟时间设定为基准使多种基本电流中最小的基本电流被放大，以及偏移电流产生电路分别使多种基本电流被放大以产生该偏移电流。如申请专利范围第21项所述之延迟电路，其中：偏移电流产生电路至少包含多种基本电流中最大的基本电流，且使一种或多种基本电流放大以产生该偏移电流，以及电流电压变换部至少包含多种基本电流中最小的基本电流，且可以延迟时间设定为基准使一种或多种基本电流被放大。如申请专利范围第1项所述之延迟电路，其中：电压电流变换部具有：多个延迟量变换电流产生电路，其以各别不同的倍率来放大该基本电流；选择部，其以所期望的延迟时间设定为基准，由多个延迟量变换电流产生电路来选择1个或多个延迟量变换电流产生电路；以及变换器，以选择部所选择的延迟量变换电流产生电路所放大的电流之和为基准来产生基本电压。如申请专利范围第25项所述之延迟电路，其中：各别的延迟量变换电流产生电路具有：延迟量变换电流路，其与变换器在电性上相连接；以及虚拟(dummy)电流路，其与该延迟量变换电流路并列地设置着且在电性上未与变换器相连接，该选择部使已选取的延迟量变换电流产生电路所放大的电流流过该延迟量变换电流路而供给至变换器，以及未选取的延迟量变换电流产生电路所放大的电流则流过该虚拟电流路。如申请专利范围第26项所述之延迟电路，其中：电流供给部具有所定的导电特性且具有第1MOS电晶体，其供给汲极电流至延迟元件以作为该供给电流，控制部产生第1MOS电晶体在饱和区域动作时之第1控制电压，该控制电压供给至第1MOS电晶体的闸极端。如申请专利范围第27项所述之延迟电路，其中：控制部具有第3MOS电晶体，其以该基本电压为基准来控制该控制部所产生的控制电流的大小，该控制部以该控制电流为基准来产生第1控制电压。如申请专利范围第28项所述之延迟电路，其中：延迟元件是一种反向器，其对应于输入信号藉由对输出电容进行充放电而使输入信号延迟且输出，第1MOS电晶体使该反向器的输出电容充电用的充电电流供给至反向器，电流供给部更具有第2MOS电晶体，其使反向器的输出电容放电用的放电电流供给至该反向器，以及控制部以该控制电流为基准而产生第2MOS电晶体在饱和区域动作时之第2控制电压，该控制电压可供给至第2MOS电晶体的闸极端。如申请专利范围第29项所述之延迟电路，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，控制部以由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第30项所述之延迟电路，其中：第3MOS电晶体之闸极端和第1MOS电晶体之闸极端在电性上相连接。如申请专利范围第31项所述之延迟电路，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第32项所述之延迟电路，其中：第4MOS电晶体之闸极端，第4MOS电晶体之汲极端和第2MOS电晶体之闸极端在电性上相连接。如申请专利范围第33项所述之延迟电路，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体可为n通道MOS电晶体。如申请专利范围第34项所述之延迟电路，其中：偏移电流产生电路在延迟时间设定的范围中使第3MOS电晶体和第4MOS电晶体在线性区域中动作，且产生使第1MOS电晶体和第2MOS电晶体应在饱和区域中动作时所需大小的偏移电流。如申请专利范围第29项所述之延迟电路，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，以及控制部可由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第36项所述之延迟电路，其中：第2MOS电晶体和第3MOS电晶体连接成电流镜，流过第3MOS电晶体中的控制电流所对应的大小的供给电流则流过第2MOS电晶体。如申请专利范围第37项所述之延迟电路，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第38项所述之延迟电路，其中：第1MOS电晶体和第4MOS电晶体连接成电流镜，流过第4MOS电晶体中的控制电流所对应的大小的供给电流则流过第1MOS电晶体。如申请专利范围第39项所述之延迟电路，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体是n通道MOS电晶体。如申请专利范围第40项所述之延迟电路，其中：偏移电流产生电路在延迟时间设定的范围中产生第1MOS电晶体，第2MOS电晶体，第3MOS电晶体和第4MOS电晶体在饱和区域中动作时应有之大小的偏移电流。如申请专利范围第27项所述之延迟电路，其中：电流电压变换部更具有偏移(offset)电流产生电路，其产生第1MOS电晶体在饱和区域中动作时应有的预定的偏移电流，以及变换器更以该偏移电流为基准而产生基本电压。如申请专利范围第42项所述之延迟电路，其中：电流电压变换部以延迟时间设定为基准使多种基本电流中最小的基本电流被放大，以及偏移电流产生电路分别使多种基本电流被放大以产生该偏移电流。如申请专利范围第42项所述之延迟电路，其中：偏移电流产生电路至少包含多种基本电流中最大的基本电流，且使一种或多种基本电流放大以产生该偏移电流，以及电流电压变换部至少包含多种基本电流中最小的基本电流，且可以延迟时间设定为基准使一种或多种基本电流被放大。如申请专利范围第1项所述之延迟电路，其中：基本电流源对应于延迟时间设定的分解能以产生不同大小的多种基本电流，以及电流电压变换部对应于延迟时间设定以使各别的基本电流放大，且以已放大的多种基本电流之和为基准来产生基本电压。如申请专利范围第45项所述之延迟电路，其中：基本电流源具有：第1基准电流源，其产生预定大小的第1基准电流；第2基准电流源，其产生基准电流的整数分之1倍大小的第2基准电流；以及多个基本电流变换部，其以第1基准电流和第2基准电流为基准，以各别产生不同大小的基本电流，各别的基本电流变换部包含：第1放大部，其使第1基准电流放大成整数倍的大小；第2放大部，其使第2基准电流放大成整数倍的大小；以及基准电流合成部，其产生第1放大部已放大的第1基准电流及第2放大部已放大的第2基准电流之和以作为基本电流。如申请专利范围第45项所述之延迟电路，其中：基本电流源亦可具有：电流源，其产生预定大小的第1基本电流；以及电流分流部，其使第1基本电流分流至并列设置的多个电晶体中，以产生第1基本电流的整数分之1倍大小的第2基本电流。如申请专利范围第45项所述之延迟电路，其中：电流电压变换部以延迟时间设定为基准使多种基本电流中最小的基本电流被放大，以及偏移电流产生电路分别使多种基本电流被放大以产生该偏移电流。如申请专利范围第45项所述之延迟电路，其中：偏移电流产生电路至少包含多种基本电流中最大的基本电流，且使一种或多种基本电流放大以产生该偏移电流，以及电流电压变换部至少包含多种基本电流中最小的基本电流，且可以延迟时间设定为基准使一种或多种基本电流被放大。如申请专利范围第1项所述之延迟电路，其中：基本电流源具有：第1基准电流源，其产生预定大小的第1基准电流；第2基准电流源，其产生基准电流的整数分之1倍大小的第2基准电流；以及多个基本电流变换部，其以第1基准电流和第2基准电流为基准，以各别产生不同大小的基本电流，各别的基本电流变换部包含：第1放大部，其使第1基准电流放大成整数倍的大小；第2放大部，其使第2基准电流放大成整数倍的大小；以及基准电流合成部，其产生第1放大部已放大的第1基准电流及第2放大部已放大的第2基准电流之和以作为基本电流。如申请专利范围第1项所述之延迟电路，其中：基本电流源亦可具有：电流源，其产生预定大小的第1基本电流；以及电流分流部，其使第1基本电流分流至并列设置的多个电晶体中，以产生第1基本电流的整数分之1倍大小的第2基本电流。一种测试装置，其包含：图样产生器，其产生电子装置测试用的测试图样；波形整形器，其对该测试图样进行整形以供给至电子装置；以及时序产生器，其对该波形整形器供给该测试图样至电子装置时之时序进行控制，时序产生器具有：延迟元件，其使基准时脉延迟一段以所施加的供给电流为基准之延迟时间且输出至波形整形器，以控制该测试图样供给时的时序；电流供给部，其产生该供给电流；电压产生部，其产生一种对应于该延迟时间设定的基本电压；以及控制部，其对应于电流供给部中应产生该供给电流之电流供给部的特性而使基本电压变换成控制电压，以供给至电流供给部，其中：电压产生部亦可具有：基本电流源，其产生预定的基本电流；以及电流电压变换部，其以延迟时间设定为基准来使基本电流放大，以该已放大的基本电流为基准而产生基本电压。如申请专利范围第52项所述之延迟电路，其中：电流供给部具有所定的导电特性且具有第1MOS电晶体，其供给汲极电流至延迟元件以作为该供给电流，控制部产生第1MOS电晶体在饱和区域动作时之第1控制电压，该控制电压供给至第1MOS电晶体的闸极端。如申请专利范围第53项所述之测试装置，其中：控制部具有第3MOS电晶体，其以该基本电压为基准来控制该控制部所产生的控制电流的大小，该控制部以该控制电流为基准来产生第1控制电压。如申请专利范围第54项所述之测试装置，其中：延迟元件是一种反向器，其对应于输入信号藉由对输出电容进行充放电而使输入信号延迟且输出，第1MOS电晶体使该反向器的输出电容充电用的充电电流供给至反向器，电流供给部更具有第2MOS电晶体，其使反向器的输出电容放电用的放电电流供给至该反向器，以及控制部以该控制电流为基准而产生第2MOS电晶体在饱和区域动作时之第2控制电压，该控制电压可供给至第2MOS电晶体的闸极端。如申请专利范围第55项所述之测试装置，其中：第1MOS电晶体是p通道MOS电晶体，第2MOS电晶体是n通道MOS电晶体，以及第1MOS电晶体和第2MOS电晶体在施加同一闸极电压和汲极电压时汲极电流亦可成为大约相同。如申请专利范围第56项所述之测试装置，其中：电压电流变换部具有：多个延迟量变换电流产生电路，其以各别不同的倍率来放大该基本电流；选择部，其以所期望的延迟时间设定为基准，由多个延迟量变换电流产生电路来选择1个或多个延迟量变换电流产生电路；以及变换器，以选择部所选择的延迟量变换电流产生电路所放大的电流之和为基准来产生基本电压。如申请专利范围第57项所述之测试装置，其中：各别的延迟量变换电流产生电路具有：延迟量变换电流路，其与变换器在电性上相连接；以及虚拟(dummy)电流路，其与该延迟量变换电流路并列地设置着且在电性上未与变换器相连接，该选择部使已选取的延迟量变换电流产生电路所放大的电流流过该延迟量变换电流路而供给至变换器，以及未选取的延迟量变换电流产生电路所放大的电流则流过该虚拟电流路。如申请专利范围第58项所述之测试装置，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，控制部以由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第59项所述之测试装置，其中：第3MOS电晶体之闸极端和第1MOS电晶体之闸极端在电性上相连接。如申请专利范围第60项所述之测试装置，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第61项所述之测试装置，其中：第4MOS电晶体之闸极端，第4MOS电晶体之汲极端和第2MOS电晶体之闸极端在电性上相连接。如申请专利范围第62项所述之测试装置，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体可为n通道MOS电晶体。如申请专利范围第63项所述之测试装置，其中：偏移电流产生电路在延迟时间设定的范围中使第3MOS电晶体和第4MOS电晶体在线性区域中动作，且产生使第1MOS电晶体和第2MOS电晶体应在饱和区域中动作时所需大小的偏移电流。如申请专利范围第58项所述之测试装置，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，以及控制部可由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第65项所述之测试装置，其中：第2MOS电晶体和第3MOS电晶体连接成电流镜，流过第3MOS电晶体中的控制电流所对应的大小的供给电流则流过第2MOS电晶体。如申请专利范围第66项所述之测试装置，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第67项所述之测试装置，其中：第1MOS电晶体和第4MOS电晶体连接成电流镜，流过第4MOS电晶体中的控制电流所对应的大小的供给电流则流过第1MOS电晶体。如申请专利范围第68项所述之测试装置，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体是n通道MOS电晶体。如申请专利范围第69项所述之测试装置，其中：偏移电流产生电路在延迟时间设定的范围中产生第1MOS电晶体，第2MOS电晶体，第3MOS电晶体和第4MOS电晶体在饱和区域中动作时应有之大小的偏移电流。如申请专利范围第56项所述之测试装置，其中：电流电压变换部更具有偏移(offset)电流产生电路，其产生第1MOS电晶体在饱和区域中动作时应有的预定的偏移电流，以及变换器更以该偏移电流为基准而产生基本电压。如申请专利范围第53项所述之测试装置，其中：电流电压变换部更具有偏移(offset)电流产生电路，其产生第1MOS电晶体在饱和区域中动作时应有的预定的偏移电流，以及变换器更以该偏移电流为基准而产生基本电压。如申请专利范围第72项所述之测试装置，其中：各别的延迟量变换电流产生电路具有：延迟量变换电流路，其与变换器在电性上相连接；以及虚拟(dummy)电流路，其与该延迟量变换电流路并列地设置着且在电性上未与变换器相连接，该选择部使已选取的延迟量变换电流产生电路所放大的电流流过该延迟量变换电流路而供给至变换器，以及未选取的延迟量变换电流产生电路所放大的电流则流过该虚拟电流路。如申请专利范围第72项所述之测试装置，其中：电流电压变换部以延迟时间设定为基准使多种基本电流中最小的基本电流被放大，以及偏移电流产生电路分别使多种基本电流被放大以产生该偏移电流。如申请专利范围第72项所述之测试装置，其中：偏移电流产生电路至少包含多种基本电流中最大的基本电流，且使一种或多种基本电流放大以产生该偏移电流，以及电流电压变换部至少包含多种基本电流中最小的基本电流，且可以延迟时间设定为基准使一种或多种基本电流被放大。如申请专利范围第52项所述之测试装置，其中：电压电流变换部具有：多个延迟量变换电流产生电路，其以各别不同的倍率来放大该基本电流；选择部，其以所期望的延迟时间设定为基准，由多个延迟量变换电流产生电路来选择1个或多个延迟量变换电流产生电路；以及变换器，以选择部所选择的延迟量变换电流产生电路所放大的电流之和为基准来产生基本电压。如申请专利范围第76项所述之测试装置，其中：各别的延迟量变换电流产生电路具有：延迟量变换电流路，其与变换器在电性上相连接；以及虚拟(dummy)电流路，其与该延迟量变换电流路并列地设置着且在电性上未与变换器相连接，该选择部使已选取的延迟量变换电流产生电路所放大的电流流过该延迟量变换电流路而供给至变换器，以及未选取的延迟量变换电流产生电路所放大的电流则流过该虚拟电流路。如申请专利范围第77项所述之测试装置，其中：电流供给部具有所定的导电特性且具有第1MOS电晶体，其供给汲极电流至延迟元件以作为该供给电流，控制部产生第1MOS电晶体在饱和区域动作时之第1控制电压，该控制电压供给至第1MOS电晶体的闸极端。如申请专利范围第78项所述之测试装置，其中：控制部具有第3MOS电晶体，其以该基本电压为基准来控制该控制部所产生的控制电流的大小，该控制部以该控制电流为基准来产生第1控制电压。如申请专利范围第79项所述之测试装置，其中：延迟元件是一种反向器，其对应于输入信号藉由对输出电容进行充放电而使输入信号延迟且输出，第1MOS电晶体使该反向器的输出电容充电用的充电电流供给至反向器，电流供给部更具有第2MOS电晶体，其使反向器的输出电容放电用的放电电流供给至该反向器，以及控制部以该控制电流为基准而产生第2MOS电晶体在饱和区域动作时之第2控制电压，该控制电压可供给至第2MOS电晶体的闸极端。如申请专利范围第80项所述之测试装置，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，控制部以由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第81项所述之测试装置，其中：第3MOS电晶体之闸极端和第1MOS电晶体之闸极端在电性上相连接。如申请专利范围第82项所述之测试装置，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第83项所述之测试装置，其中：第4MOS电晶体之闸极端，第4MOS电晶体之汲极端和第2MOS电晶体之闸极端在电性上相连接。如申请专利范围第84项所述之测试装置，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体可为n通道MOS电晶体。如申请专利范围第85项所述之测试装置，其中：偏移电流产生电路在延迟时间设定的范围中使第3MOS电晶体和第4MOS电晶体在线性区域中动作，且产生使第1MOS电晶体和第2MOS电晶体应在饱和区域中动作时所需大小的偏移电流。如申请专利范围第80项所述之测试装置，其中：第3MOS电晶体之汲极端被供应以该控制电流，闸极端则被供应以控制该控制电流用的基本电压，以及控制部可由该控制电流所生成的位于第3MOS电晶体之汲极端和源极端之间的电位差为基准来产生第2控制电压。如申请专利范围第87项所述之测试装置，其中：第2MOS电晶体和第3MOS电晶体连接成电流镜，流过第3MOS电晶体中的控制电流所对应的大小的供给电流则流过第2MOS电晶体。如申请专利范围第88项所述之测试装置，其中：控制部更可具有第4MOS电晶体，其将该控制电流供给至源极端，以及控制部可由该控制电流所生成的位于第4MOS电晶体之汲极端和源极端之间的电位差为基准来产生第1控制电压。如申请专利范围第89项所述之测试装置，其中：第1MOS电晶体和第4MOS电晶体连接成电流镜，流过第4MOS电晶体中的控制电流所对应的大小的供给电流则流过第1MOS电晶体。如申请专利范围第90项所述之测试装置，其中：第4MOS电晶体是p通道MOS电晶体，第3MOS电晶体是n通道MOS电晶体。如申请专利范围第91项所述之测试装置，其中：偏移电流产生电路在延迟时间设定的范围中产生第1MOS电晶体，第2MOS电晶体，第3MOS电晶体和第4MOS电晶体在饱和区域中动作时应有之大小的偏移电流。如申请专利范围第78项所述之测试装置，其中：电流电压变换部更具有偏移(offset)电流产生电路，其产生第1MOS电晶体在饱和区域中动作时应有的预定的偏移电流，以及变换器更以该偏移电流为基准而产生基本电压。如申请专利范围第93项所述之测试装置，其中：电流电压变换部以延迟时间设定为基准使多种基本电流中最小的基本电流被放大，以及偏移电流产生电路分别使多种基本电流被放大以产生该偏移电流。如申请专利范围第93项所述之测试装置，其中：偏移电流产生电路至少包含多种基本电流中最大的基本电流，且使一种或多种基本电流放大以产生该偏移电流，以及电流电压变换部至少包含多种基本电流中最小的基本电流，且可以延迟时间设定为基准使一种或多种基本电流被放大。如申请专利范围第52项所述之测试装置，其中：基本电流源对应于延迟时间设定的分解能以产生不同大小的多种基本电流，以及电流电压变换部对应于延迟时间设定以使各别的基本电流放大，且以已放大的多种基本电流之和为基准来产生基本电压。如申请专利范围第96项所述之测试装置，其中：基本电流源具有：第1基准电流源，其产生预定大小的第1基准电流；第2基准电流源，其产生基准电流的整数分之1倍大小的第2基准电流；以及多个基本电流变换部，其以第1基准电流和第2基准电流为基准，以各别产生不同大小的基本电流，各别的基本电流变换部包含：第1放大部，其使第1基准电流放大成整数倍的大小；第2放大部，其使第2基准电流放大成整数倍的大小；以及基准电流合成部，其产生第1放大部已放大的第1基准电流及第2放大部已放大的第2基准电流之和以作为基本电流。如申请专利范围第96项所述之测试装置，其中：基本电流源亦可具有：电流源，其产生预定大小的第1基本电流；以及电流分流部，其使第1基本电流分流至并列设置的多个电晶体中，以产生第1基本电流的整数分之1倍大小的第2基本电流。如申请专利范围第96项所述之测试装置，其中：电流电压变换部以延迟时间设定为基准使多种基本电流中最小的基本电流被放大，以及偏移电流产生电路分别使多种基本电流被放大以产生该偏移电流。如申请专利范围第96项所述之测试装置，其中：偏移电流产生电路至少包含多种基本电流中最大的基本电流，且使一种或多种基本电流放大以产生该偏移电流，以及电流电压变换部至少包含多种基本电流中最小的基本电流，且可以延迟时间设定为基准使一种或多种基本电流被放大。如申请专利范围第52项所述之测试装置，其中：基本电流源具有：第1基准电流源，其产生预定大小的第1基准电流；第2基准电流源，其产生基准电流的整数分之1倍大小的第2基准电流；以及多个基本电流变换部，其以第1基准电流和第2基准电流为基准，以各别产生不同大小的基本电流，各别的基本电流变换部包含：第1放大部，其使第1基准电流放大成整数倍的大小；第2放大部，其使第2基准电流放大成整数倍的大小；以及基准电流合成部，其产生第1放大部已放大的第1基准电流及第2放大部已放大的第2基准电流之和以作为基本电流。如申请专利范围第52项所述之测试装置，其中：基本电流源亦可具有：电流源，其产生预定大小的第1基本电流；以及电流分流部，其使第1基本电流分流至并列设置的多个电晶体中，以产生第1基本电流的整数分之1倍大小的第2基本电流。 |
