| 主权项 |
一种用于一整合晶片系统之校准的方法，该整合晶片系统包括一内部参考源，该方法包括下列步骤：在第一操作条件下实施在该整合晶片系统中之内部参考源的初始校准步骤以获得初始校准资料；以及实施该内部参考源之至少一随后校准步骤，同时在第二操作条件下利用该初始校准资料以获得额外校准资料。如申请专利范围第1项之方法，其中该第一及第二操作条件系第一及第二温度。如申请专利范围第1项之方法，其中该第一及第二操作条件系处于个别的第一及第二场所。如申请专利范围第1项之方法，其中该内部参考源系一内部电压参考源。如申请专利范围第1项之方法，其中该内部参考源系一内部时间参考源。如申请专利范围第1项之方法，其中在该第一操作条件下实施该内部参考源之初始校准步骤包括下列步骤：在该第一操作条件下决定该内部参考源之初始绝对值；藉由使用该内部参考源之初始绝对值在该第一操作条件下计算该内部参考源之一标称值；以及在可由该整合晶片系统存取之一非挥发性记忆体中储存从该标称值之计算所获得之初始校准资料。如申请专利范围第1项之方法，其中该内部参考源系一内部电压参考源，该第一操作条件系第一校准温度，以及其中在该第一操作条件下实施该内部参考源之初始校准步骤包括下列步骤：决定及载入一初始电压温度系数至一电压温度系数暂存器；决定及载入一初始标称电压值系数至一标称电压值系数暂存器；以及藉由微调该标称电压值系数以在该第一校准温度下数位地校准该内部电压参考源，藉此该标称电压值系数达到一对应于该第一校准温度之正确校准值。如申请专利范围第1项之方法，其中在该第二操作条件下实施该内部参考源之至少一随后校准步骤，进一步包括下列步骤：从一非挥发性记忆体将该第一操作条件下从该初始校准步骤所获得之初始校准资料载入至该整合晶片系统之一个或多个暂存器；将一具有大致充分绝对准确度之外部参考源应用至该整合晶片系统；藉由使用在该整合晶片系统中所建构之一内部类比至数位转换电路将该外部参考源之类比值转换成为数位值，以在该第二操作条件下实现该外部参考源对该内部参考源之数位比较；使用在该整合晶片系统中所建构之一内部校准电路(CPU)及使用该初始校准资料在该第二操作条件下实施一校准演算法，其中该校准演算法决定该额外校准资料，该额外校准资料在一操作范围内对应于该内部参考源之最低操作条件漂移；以及在该非挥发性记忆体中储存该额外校准资料。如申请专利范围第8项之方法，其中实施该校准演算法进一步包括下列步骤：在该第一操作条件与该第二操作条件间之操作范围内决定该内部参考源的绝对值之初始漂移；将该内部参考源的绝对值之初始漂移输入至该校准演算法；以及在该第二操作条件下执行该校准演算法以识别用以最小化该内部参考源之整体漂移的最佳校准资料及以在该第二操作条件下校准该内部参考源之校准值。如申请专利范围第8项之方法，进一步包括下列步骤：在该随后校准步骤中测量该第二操作条件之实际值，其中在该随后校准步骤中之第二操作条件在该校准演算法之执行期中变化；如果在该随后校准步骤中所测量之第二操作条件的实际数值系在该校准演算法所指定之操作范围内，则将该第二操作条件之一固定值输入至该校准演算法；以及如果在该随后校准步骤中所测量之第二操作条件的实际数值系在该校准演算法所指定之操作范围外，则将该第二操作条件之测量实际值输入至该校准演算法。如申请专利范围第8项之方法，进一步包括下列步骤：在该随后校准步骤中使用一感测器以测量该第二操作条件之实际值；在该第一操作条件与该第二操作条件之实际值间的操作范围内决定该内部参考源之绝对值的初始漂移；将该内部参考源之绝对值的初始漂移输入至一校准演算法；以及在该第二校准操作条件下执行该校准演算法以识别用以在一操作范围内最小化该内部参考源之整体漂移的最佳校准资料。如申请专利范围第8项之方法，进一步包括下列步骤：在一整合晶片系统重置顺序期间将在该第二操作条件下从该随后校准步骤所获得之校准资料自动地载入在该整合晶片系统中所建构之复数个内部校准暂存器。如申请专利范围第1项之方法，其中在该第二操作条件下实施该内部参考源之至少一随后校准步骤进一步包括下列步骤：从一非挥发性记忆体将在该第一操作条件下从该初始校准步骤所获得之初始校准资料载入在该整合晶片系统中所建构之一个或多个暂存器；将一具有大致充分绝对准确度之外部参考源应用至该整合晶片系统；藉由使用在该整合晶片系统中所建构之内部电路在该第二操作条件下实施该外部参考源之数位测量；决定该内部参考源之绝对值的初始漂移；以及在该非挥发性记忆体中储存有关于该初始漂移之校准资料。如申请专利范围第13项之方法，其中决定该初始漂移包括：相较于在该第一操作条件下所测量之初始参考源的数值，以直接计算在该第二操作条件下该内部参考源之数值的变化，因而在该内部参考源之数值中决定一漂移之数值；藉由使用在该内部参考源之数值中的漂移之数值求得对应于第二操作条件之一个或多个系数的校准值，以最佳化该等系数至该操作条件之一有利范围，该一个或多个系数之校准值建立有关于该初始漂移之校准资料。如申请专利范围第14项之方法，其中藉由使用在该内部参考之数值中的漂移之数值求得对应于第二操作条件之一个或多个系数的校准值以最佳化该等系数于该有利范围中，进一步包括下列步骤：决定及使用增加或减少步骤之数目，以便在单一递回程序求得对应于该第二操作条件之每一系数的正确校准值。如申请专利范围第13项之方法，其中该内部及外部参考源系内部及外部时间参考源，及将该外部时间参考源应用至该整合晶片系统之步骤，进一步包括施加一外部脉冲列之步骤，及其中在该第二操作条件下实施该外部参考源之数位测量进一步包括下列步骤：藉由使用在该整合晶片系统中所建构之一内部计时器测量该外部脉冲列之周期，其中该内部计时器计数对应于该外部脉冲列之周期的晶片上时钟周期之数目；以及其中所计数之时钟周期的数目提供该外部时间参考与该内部时间参考间之关系。如申请专利范围第13项之方法，其中该内部及外部参考源系内部及外部时间参考源，及将该外部时间参考源应用至该整合晶片系统之步骤，进一步包括将一外部结晶或陶瓷共振器应用至一在该整合晶片系统中所建构之内部振荡器的步骤，及其中在该第二操作条件下实施该外部参考源之数位测量包括下列步骤：藉由时控在该外部结晶或陶瓷共振器上之第一内部计时器及藉由时控在该整合晶片系统中所建构之内部振荡器上的第二内部计时器以测量该外部结晶或陶瓷共振器之周期；比较该第一内部计时器所计数与该第二内部计时器所计数之总数的数目，以获得该外部时间参考与该内部时间参考间之关系。如申请专利范围第1项之方法，进一步包括下列步骤：使用一感测器以测量及更新该执行期操作条件之数值；在该执行操作条件之数值下实施该内部参考源之执行期校准以获得该内部参考源之最佳校准值；重复更新该执行期操作条件之数值及实施该执行期校准的步骤。一种用于在一整合晶片系统中之一内部参考源的校准之装置，该装置包括：该内部参考源；一转换器，耦接至该内部参考源及耦接至一外部参考源，该转换器配置用以将该外部参考源之类比值转换成数位值；一校准电路(CPU)，耦接至该转换器；一内部非挥发性记忆体，耦接至该校准电路(CPU)，该内部非挥发性记忆体配置用以储存初始校准资料及随后校准资料，其中该校准电路(CPU)配置用以执行一校准演算法，以藉由使用在该内部非挥发性记忆体中所写入之初始校准资料来校准该内部参考源至第一操作条件及校准该内部参考源至第二操作条件；以及至少一校准暂存器，耦接至该内部参考源及耦接至该内部非挥发性记忆体，其中该校准暂存器配置用以从该内部非挥发性记忆体收集该初始校准资料、配置用以将该初始校准资料上传至该内部参考源及配置用以使该校准电路(CPU)能执行该校准演算法。如申请专利范围第19项之装置，进一步包括：一内部感测器，耦接至该校准电路(CPU)，该内部感测器配置用以大致规律地测量该第二操作条件，其中该校准电路(CPU)配置用以依据该第二操作条件之更新数值大致规律地执行该校准演算法，以便依据该第二操作条件之更新数值大致规律地校准该内部参考源。如申请专利范围第19项之装置，进一步包括：一外部感测器，耦接至该校准电路(CPU)，该外部感测器配置用以大致规律地测量该执行期操作条件，其中该校准电路(CPU)配置用以大致规律地依据该执行期操作条件之更新数值执行该校准演算法，以便依据该更新执行期操作条件大致规律地校准该内部参考源。如申请专利范围第19项之装置，进一步包括：一外部非挥发性记忆体，耦接至该校准电路(CPU)，其中该外部非挥发性记忆体配置用以储存该初始校准资料及该随后校准资料。 |
