一种对FPGA内部嵌入式多位存储器故障的测试方法

摘要

一种对FPGA内部嵌入式多位存储器故障的测试方法，它有六大步骤：一、基于March C-算法，首先增加测试图样数2×(1+log2n)；二、将2×(1+log2n)种测试图样代入March C-算法的6个March单元，得到位宽为n bit的以存储单元为基准的存储器March C-测试算法；三、利用Verilog硬件描述语言在FPGA内部构建BIST结构；四、在BIST平台下，由控制单元控制不同状态下输入被测存储器的测试图形、状态控制器所在状态以及内部响应分析器的启动与停止，由测试图形生成器生成针对存储器不同故障模型所需的March元素测试图形序列；五、根据以上生成的测试图形对存储器进行测试；六、观察测试波形，确定存储器故障类型。本发明方法简单，实现容易，在FPGA内部嵌入式多位存储器测试领域有很广阔的应用前景。

主权项

1.一种对FPGA内部嵌入式多位存储器故障的测试方法，其特征在于：该方法具体步骤如下：步骤一：基于March C-算法，首先增加测试图样；对于FPGA内部嵌入式n位存储器来说，其测试图样数为2×(1+log₂n)，该测试图样如下所示：  Group0  00000000…00000000  Group1  11111111…11111111  Group2  01010101…01010101  Group3  10101010…10101010  Group4  00110011…00110011  Group5  11001100…11001100  Group6  00001111…00001111  Group7  11110000…11110000  Group8  00000000…11111111  Group9  11111111…00000000  ...  ...  ...  ...步骤二：将2×(1+log₂n)种测试图样代入March C-算法的6个March元素中——即M0，M1，M2，M3，M4和M5六个March单元，得到位宽为n bit的以存储单元为基准的存储器March C-测试算法：步骤三：利用Verilog硬件描述语言在FPGA内部构建BIST结构，以实现对其内部嵌入式多位存储器故障的测试；步骤四：在BIST平台下，由控制单元控制不同状态下输入被测存储器的测试图形、状态控制器所在状态以及内部响应分析器的启动与停止，由测试图形生成器生成针对存储器不同故障模型所需的March元素测试图形序列；步骤五：根据以上生成的测试图形对存储器进行测试；下面给出存储器BIST系统Verilog代码片段，该代码片段实现：对嵌入式存储器的全部存储单元，按地址升序先读取测试图样m0后，写入测试图样m1：步骤六：观察测试波形，确定存储器故障类型。