叠堆封装结构的双倍速率同步动态随机存储器DDR

摘要

一种叠堆封装结构的双倍速率同步动态随机存储器DDR，包括两块DDR晶片，各该晶片分别绑定在两块单层双面的基板上、被分别封装成为封装体P1和P2；所述封装体P1的基板的上表面设有与该基板下表面的引脚一一对应地电连接的焊接点，在该焊接点的上部的封装壳体开有通孔；封装体P2叠堆在封装体P1之上，该封装体P1的各焊接点通过预先附着在其上、位于通孔内的焊锡球，与设在封装体P2的基板下表面相应位置的各焊接点上焊锡球焊接为一体；所述封装体P2的焊接点与所述晶片的各绑定脚一一对应地电连接。本实用新型的有益效果是：采用本封装结构可以用低价格的低容量的晶片制造出高价格的高容量的DDR封装体元器件，使高容量的DDR元器件的成本下降；也可以用最新的高容量的晶片制造更大容量、更经济的DDR元器件。

主权项

一种叠堆封装结构的双倍速率同步动态随机存储器DDR，其特征在于：包括两块DDR晶片（2、2’），各该晶片（2、2’）分别绑定在两块单层双面的基板(1、1’)上、被分别封装成为封装体P1和P2；所述封装体P1的基板（1）的上表面设有与该基板（1）下表面的引脚（6）一一对应地电连接的焊接点（4），在该焊接点（4）的上部的封装壳体（5）开有通孔（51）；封装体P2叠堆在封装体P1之上，该封装体P1的各焊接点（4）通过预先附着在其上、位于通孔（51）内的焊锡球（52），与设在封装体P2的基板（1’）下表面相应位置的各焊接点（4’）上焊锡球（42’）焊接为一体；所述封装体P2的焊接点（4’）与所述晶片（2’）的各绑定脚一一对应地电连接。