一种抗自激干扰的直放站

摘要

本实用新型公开了一种抗自激干扰的直放站，包括依次连接的第一双工器输出端、下行低噪声放大器、第一模数转换器、第一数字下变频器、FPGA芯片、第一数字上变频器、第一数模转换器、下行功率放大器、第二双工器输入端，依次连接的第二双工器输出端、上行低噪声放大器、第二模数转换器、第二数字下变频器、FPGA芯片、第二数字上变频器、第二数模转换器、上行功率放大器、第一双工器输入端，其中，第一双工器与施主天线连接，第二双工器与重发天线连接；本实用新型能使同频无线直放站系统能够有效地自适应消除反馈信号所产生的自激干扰，减小对前、后向天线隔离度的需求，提高系统增益，增大直放站的覆盖范围。

主权项

一种抗自激干扰的直放站，其特征在于，包括：与施主天线连接的第一双工器，该第一双工器的输出端与下行低噪声放大器（LNA）的输入端连接，该下行低噪声放大器（LNA）的输出端与第一模数转换器（ADC）的输入端连接，该第一模数转换器（ADC）的输出端接第一数字下变频器的输入端，第一数字下变频器的输出端连接一FPGA芯片，FPGA芯片的输出端接第一数字上变频器的输入端，第一数字上变频器的输出端接第一数模转换器（DAC）的输入端，该第一数模转换器（DAC）的输出端接下行功率放大器（PA）的输入端，下行功率放大器（PA）的输出端接第二双工器的输入端，该第二双工器与重发天线连接；第二双工器的输出端与上行低噪声放大器（LNA）的输入端连接，该上行低噪声放大器（LNA）的输出端与第二模数转换器（ADC）的输入端连接，该第二模数转换器（ADC）的输出端接第二数字下变频器的输入端，第二数字下变频器的输出端连接一FPGA芯片，FPGA芯片的输出端接第二数字上变频器的输入端，第二数字上变频器的输出端接第二数模转换器（DAC）的输入端，该第二数模转换器（DAC）的输出端接上行功率放大器（PA）的输入端，上行功率放大器（PA）的输出端接第一双工器的输入端；所述的FPGA芯片中包括有一抗自激干扰模块。