Nandflash芯片组存储控制器

摘要

一种Nandflash芯片组存储控制器，包括CPU、内部总线和中断控制器，其特征在于：设有配置寄存器、读信号发生器、状态信号接收器和中断信号生成器；CPU根据外挂Nandflash芯片组的类型和个数，通过内部总线对配置寄存器进行配置；读信号发生器根据相应配置产生符合Flash时序的读信号，对Nandflash芯片轮流进行状态查询；状态信号接收器根据查询状态判断当前操作是否完成；中断信号生成器根据判断结果以及配置参数来生成所有Nandflash芯片完成标志位以及最终的中断信号。本发明将多个Nandflash芯片在操作中对应产生的多个中断，通过状态查询方式转变为最终的一个中断信号，由于状态查询由控制器独立完全，不占用内部总线，同时减少了中断次数，简化了系统的流程控制，提高了系统的储速速度。

主权项

一种Nandflash芯片组存储控制器，包括：CPU(11)，用于执行存储于内部存储器上的固件指令；内部总线(14)，用于传送数据信息、地址信息和控制信息；中断控制器(12)，用于提供中断信号给CPU(11)，使CPU(11)执行中断程序，中断控制器(12)与CPU(11)经内部总线(14)双向连接；其特征在于：设有一个可配置Nandflash芯片数量和类型，并且支持Nandflash芯片组(13)查询转中断模式的控制模块(10)，所述控制模块(10)由配置寄存器(101)、读信号发生器(102)、状态信号接收器(103)和中断信号生成器(104)这四个子模块构成，其中：配置寄存器(101)具有第一控制段(201)、第二控制段(202)、第一控制位(203)和第二控制位(204)，第一控制段(201)用于配置Nandflash芯片控制信号的时序参数；第二控制段(202)用于配置Nandflash芯片的数据位宽和Nandflash芯片的数量；第一控制位(203)用于使能对当前Nandflash芯片操作完成状态的查询；第二控制位(204)用于使能中断信号生成器(104)的中断信号生成；配置寄存器(101)与CPU(11)经内部总线(14)双向连接；读信号发生器(102)用于生成Nandflash芯片的读信号，该读信号发生器(102)具有计数器和第一比较器，计数器用来记录系统时钟周期数，该计数器设有使能端，该使能端由配置寄存器(101)中第一控制位(203)控制；第一比较器用来比较计数器的值与配置寄存器(101)中第一控制段(201)的值，当计数器的值与配置寄存器(101)中第一控制段(201)的值相等时，第一比较器的输出信号使读信号的电平翻转，利用这个计数器的值和系统时钟频率通过第一控制段(201)来配置读信号的宽度，该读信号轮流查询Nandflash芯片组(13)中每个Nandflash芯片完成当前操作的状态信息；状态信号接收器(103)用于接收和判断查询Nandflash芯片完成当前操作的状态信息，状态信号接收器(103)具有第二比较器，第二比较器的一个输入端接收查询Nandflash芯片完成当前操作的状态信息，另一个输入端为Nandflash芯片已完成当前操作的设定值，第二比较器将接收到的查询状态值与设定值进行比较来判断对Nandflash芯片的当前操作是否完成，当查询状态值与设定值相等时第二比较器输出已完成当前操作的信号，并建立对应Nandflash芯片已完成当前操作的标志位；中断信号生成器(104)用于生成最终的中断信号，中断信号生成器(104)具有译码器、与门和二选一选择器，译码器对配置寄存器(101)中的第二控制段(202)进行译码，获得当前使用的Nandflash芯片数量及配置信息，与门对当前使用的各Nandflash芯片的标志位进行逻辑与运算，当各Nandflash芯片均已完成当前操作时与门输出查询完成标志信号，该标志信号连接二选一选择器的一个输入端，另一个输入端接地，二选一选择器的选择控制端由配置寄存器(101)中的第二控制位(204)控制，当第二控制位(204)和标志信号有效时二选一选择器输出最终的中断信号，该中断信号连接中断控制器(12)的输入端。