| 主权项 |
一种静电放电防护架构，用以在包含一薄膜画素阵列与一驱动电路之一液晶显示器中提供静电防护，其中该薄膜画素阵列包含复数个薄膜电晶体、复数个闸极导线以连接该些薄膜电晶体之闸极、及复数个资料导线以连接该些薄膜电晶体之源/汲极，该驱动电路电性连结该些闸极导线与该些资料导线，该静电放电防护架构包含：一静电放电汇流排；复数个第一静电放电防护元件，连接该些薄膜电晶体之闸极与该静电放电汇流排；复数个第二静电放电防护元件，连接该些薄膜电晶体之源/汲极与该静电放电汇流排；以及复数个第三静电放电防护元件，连接该驱动电路之复数个输入输出端与该静电放电汇流排；其中该些第一静电放电防护元件、该些第二静电放电防护元件及该些第三静电放电防护元件，各包含一玻璃基板(glass substrate)及形成于该玻璃基板上之一半导体基板，该半导体基板形成一第一离子掺杂区、一第二离子掺杂区、一第三离子掺杂区、及一第四离子掺杂区，该第一、第二、第三与第四离子掺杂区以串联形式形成于该半导体基板中，该第一、第二、第三与第四离子掺杂区分别可为P型离子掺杂、N型离子掺杂与本质(intrinsic)区域其中之一，且相邻的两个掺杂区类型不同。如请求项1所述之静电放电防护架构，其中该些第一、第二与第三静电放电防护元件可为薄膜矽控整流体(TF-SCR)。如请求项1所述之静电放电防护架构，其中该些第一、第二与第三静电放电防护元件系各包含：一金属闸极；以及一绝缘层，形成于该金属闸极与该些第一、第二、第三与第四离子掺杂区之间，用以绝缘该金属闸极与该些第一、第二、第三与第四离子掺杂区；其中该金属闸极位于该些第一、第二、第三与第四离子掺杂区至少其中之一的上方。如请求项1所述之静电放电防护架构，其中该半导体基板可为非晶矽层或低温多晶矽层。一种静电放电防护元件制程，该静电放电防护元件用以在包含薄膜电晶体之液晶显示器中提供静电防护，该制程包含下列步骤：形成一半导体基板于一玻璃基板上；定义第一、第二、第三与第四离子掺杂区于该半导体基板之中；以及分别掺杂该些第一、第二、第三与第四离子掺杂区为P型离子掺杂、N型离子掺杂与本质区域其中之一；其中，该些第一、第二、第三与第四离子掺杂区与相邻之掺杂区具有不同掺杂。如请求项5所述之静电放电防护元件制程，其中该半导体基板可为非晶矽层或低温多晶矽层。如请求项5所述之静电放电防护元件制程，更包含下列步骤：形成一绝缘层以包覆该些第一、第二、第三与第四离子掺杂区；以及形成一闸极于该绝缘层上方。如请求项7所述之静电放电防护元件制程，其中该闸极可为任何可导电物质形成之闸极。 |
