发明名称 光电组件、具有多个光电组件之装置以及光电组件之制造方法
摘要
申请公布号 申请公布日期 2011.08.11
申请号 TW094104974 申请日期 2005.02.18
申请人 欧斯朗奥托半导体股份有限公司 发明人 迪特艾斯勒;史蒂芬易克;罗夫威斯;荷伯特布朗尼
分类号 H01L51/50 主分类号 H01L51/50
代理机构 代理人 何金涂 台北市大安区敦化南路2段77号8楼
主权项 一种光电组件(1),其包含一半导体功能区(2),该半导体功能区(2)显示一活性区(400)以及一横向的主延伸方向,其特征为:-该半导体功能区具有至少一经由该活性区的一缺口(9,27,29),其中该缺口在横向上完全由该半导体功能区所围绕并在横向上以该功能区为边界;且-在该缺口的区域中配置着一种连接用导电材料(8),其至少在该缺口的区域中在电性上与该活性区相隔开。一种光电组件(1),其包含一半导体功能区(2),其具有一活性区(400)以及一横向的主延伸方向,其特征为:该半导体功能区具有一种与该活性区相邻接的横向之侧面(26)且在横向中一种连接用导电材料(8)配置在该侧面之后,该连接用导电材料(8)至少在该侧面之一部份区域中在电性上与该活性区相隔开。如申请专利范围第1或2项之光电组件,其中该连接用导电材料(8)至少一部份藉由一种隔离材料(10)而在电性上与该活性区(400)相隔开。如申请专利范围第1或2项之光电组件,其中该缺口在横向中形成凹口(27)或该侧面(26)在横向中具有一种凹口。如申请专利范围第3项之光电组件,其中该隔离材料(10)至少一部份舖衬着该缺口(9,27,29)或至少一部份配置在该侧面(26)上。如申请专利范围第1项之光电组件,其中该缺口(9,27,29)在垂直方向中经由整个半导体功能区(2)而延伸。如申请专利范围第1或2项之光电组件,其中该半导体功能区(2)具有第一主面(6)和第二主面(13),该第二主面相对于该活性区(400)而言是与第一主面相面对,该半导体功能区由第一主面之方向而与该连接用导电材料(8)导电性地相连接。如申请专利范围第7项之光电组件,其中该连接用导电材料(8)在电性上与该半导体功能区(2)之第二主面(13)相隔开。如申请专利范围第1项之光电组件,其中该缺口(9,27,29)之横向尺寸是100微米,较佳是50微米或更小。如申请专利范围第1或2项之光电组件,其中该半导体功能区(2)至少一部份藉由一封罩(4)而改变形式。如申请专利范围第10项之光电组件,其中该封罩(4)对于该活性区(400)所产生或所接收的辐射系通透的。如申请专利范围第1或2项之光电组件,其中该活性区(400)由一包封(16)所围绕,该包封(16)基本上是密封的。如申请专利范围第1或2项之光电组件,其中该半导体功能区(2)配置在一种载体(3)上。如申请专利范围第12项之光电组件,其中该连接用导电材料(8)延伸至该载体之与半导体功能区相面对的此侧。如申请专利范围第第1或2项之光电组件,其中该组件(1)可制作在晶圆复合物(300,200)中。如申请专利范围第1或2项之光电组件,其可为表面安装的方式而形成。如申请专利范围第1或2项之光电组件,其中该连接用导电材料含有金属。如申请专利范围第1或2项之光电组件,其中该光电组件可在无连结线的情况下予以接触。一种具有多个如申请专利范围第1项所述之光电组件之装置,其特征为该半导体功能区(2)至少一部份在横向中相邻地配置着。一种具有多个如申请专利范围第2项所述之光电组件之装置,其特征为该半导体功能区(2)至少一部份在横向中相邻地配置着。如申请专利范围第19项之装置,其中该半导体功能区(2)至少一部份藉由一封罩(4)而改变形式,该封罩(4)以单件方式构成。如申请专利范围第20项之装置,其中该半导体功能区(2)至少一部份藉由一封罩(4)而改变形式,该封罩(4)以单件方式构成。如申请专利范围第19或20项之装置,其中该半导体功能区(2)藉由一稳定层(4,18)而达成机械上的稳定作用。如申请专利范围第21项之装置,其中该半导体功能区(2)藉由一稳定层(4,18)而达成机械上的稳定作用。如申请专利范围第22项之装置,其中半导体功能区(2)藉由稳定层(4,18)而达成机械上的稳定作用。如申请专利范围第24项之装置,其中该封罩(4)形成稳定层(500)或是成为该稳定层的一部份。如申请专利范围第25项之装置,其中该封罩(4)形成稳定层(500)或是成为该稳定层的一部份。如申请专利范围第19或20项之装置,其中该装置可制作在晶圆复合物中。如申请专利范围第24项之装置,其中该装置可制作在晶圆复合物中。如申请专利范围第23项之装置,其中该装置可制作在晶圆复合物中。如申请专利范围第26项之装置,其中该装置可制作在晶圆复合物中。如申请专利范围第27项之装置,其中该装置可制作在晶圆复合物中。一种光电组件之制造方法,其特征为以下各步骤:制备一种晶圆复合物,其包含一种配置在载体层(300)上的半导体层序列(200),该半导体层序列(200)显示一种活性区(400)和一种横向之主延伸方向;对该半导体层序列进行结构化,使形成至少一经由活性区的一缺口(9,27,29)或形成至少一在横向中与该活性区相邻接的横向侧面(26);将一种连接用导电材料(8)配置在该缺口或该侧面的区域中,使该活性区至少在该缺口或侧面的一部份区域中在电性上与该连接用导电材料相隔离;划分成光电组件(1),其电性上的接触作用至少一部份是经由该连接用导电材料来达成。如申请专利范围第33项之制造方法,其中该活性区(400)经由一隔离材料(10)而在电性上与该连接用导电材料(8)相隔离。如申请专利范围第34项之制造方法,其中该隔离材料(10)配置在该缺口(9,27,29)或该侧面(26)之区域中。如申请专利范围第33项之制造方法,其中至少一凹口(27)(其在横向中具有半导体层序列(200))至少一部份围绕该缺口或该缺口在横向中形成半导体层序列之凹口。如申请专利范围第34项之制造方法,其中该缺口(9,27,29)之壁至少一部份是以该隔离材料来舖衬或该隔离材料至少一部份是配置在该侧面(26)上。如申请专利范围第33至37项中任一项之制造方法,其中该缺口(9,27,29)在垂直方向中经由整个半导体层序列(200)而延伸。如申请专利范围第33项之制造方法,其中该缺口形成该半导体层序列(200)的空白区(9)。如申请专利范围第33项之制造方法,其中对该半导体层序列(200)进行结构化,以形成多个半导体功能区(2)。如申请专利范围第40项之制造方法,其中各半导体功能区(2)藉由中间区(20)而在空间中互相隔开。如申请专利范围第40项之制造方法,其中产生多个经由活性区(400)之缺口(9,27,29)且多个半导体功能区(2)具有至少一经由活性区的缺口。如申请专利范围第40项之制造方法,其中多个半导体功能区(2)在横向中分别具有至少一凹口(27),该凹口至少一部份围绕该缺口,或在多个半导体功能区中该缺口在横向中形成各别之半导体功能区之凹口。如申请专利范围第40项之制造方法,其中多个半导体功能区(2)分别具有至少一与相对应的半导体功能区之活性区(400)相邻接的横向侧面(26)。如申请专利范围第44项之制造方法,其中该侧面(26)在横向中邻接于相对应的半导体功能区(2)。如申请专利范围第44项之制造方法,其中该侧面(26)之后在横向中配置着该连接用导电材料(8),该连接用导电材料至少在与半导体功能区之活性区相邻接的侧面的一部份区域中在电性上与该半导体功能区(2)之活性区(400)相隔离。如申请专利范围第33或40项之制造方法,其中第一电性接触区(7)施加在半导体层序列(200)或半导体功能区(2)之远离该载体层(300)之此侧上。如申请专利范围第47项之制造方法,其中该连接用导电材料(8)配置在该缺口(9,27,29)或该侧面(26)之区域中,以便在该连接用导电材料和第一接触区(7)之间形成一种导电性的连接。如申请专利范围第47项之制造方法,其中须形成该缺口(9,27,29)或侧面(26),使第一接触区(7)可由半导体层序列(200)或半导体功能区(2)之面对第一接触区之此侧来达成电性上的连接作用。如申请专利范围第33项之制造方法,其中在远离载体层(300)之此侧上半导体层序列(200)或半导体功能区(2)之后配置着一种稳定层(4,170,500)。如申请专利范围第40项之制造方法,其中在远离载体层(300)之此侧上半导体层序列(200)或半导体功能区(2)之后配置着一种稳定层(4,170,500)。如申请专利范围第50项之制造方法,其中该稳定层(4,170,500)施加在半导体层序列(200)或半导体功能区(2)上。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)在形成该缺口(9,27,29)之前或形成该侧面(26)之前是配置在半导体层序列或半导体功能区之后。如申请专利范围第50或51项之制造方法,其中该缺口(9,27,29)或侧面(26)是由面对稳定层(4,170,500)之此侧而形成在半导体层序列或半导体功能区(2)中。如申请专利范围第33或40项之制造方法,其中该缺口(9,27,29)或侧面(26)是由面对载体层之此侧而形成在半导体层序列(200)或半导体功能区(2)中。如申请专利范围第50或51项之制造方法,其中该缺口(9,27,29)或侧面(26)是由面对载体层之此侧而形成在半导体层序列(200)或半导体功能区(2)中。如申请专利范围第50、51或52项之制造方法,其中该稳定层(4,170,500)在形成该缺口(9,27,29)之后或形成该侧面之后是配置在半导体层序列(200)或半导体功能区(2)之后。如申请专利范围第54项之制造方法,其中该稳定层(4,170,500)在形成该缺口(9,27,29)之后或形成该侧面之后是配置在半导体层序列(200)或半导体功能区(2)之后。如申请专利范围第56项之制造方法,其中该稳定层(4,170,500)在形成该缺口(9,27,29)之后或形成该侧面之后是配置在半导体层序列(200)或半导体功能区(2)之后。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)至少一部份使半导体功能区(2)之形式改变。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)不具备承载性。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)对于该活性区(400)所产生或所接收的辐射系通透的。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)至少一部份是藉由旋涂法(Spincoating)施加而成。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)至少一部份是藉由蒸镀法施加而成。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)经由一黏合促进层(4)而配置在半导体层序列(200)或半导体功能区(2)之后。如申请专利范围第50或51项之制造方法,其中该稳定层(4,170,500)在机械上使半导体层序列(200)稳定或在机械上使具有半导体功能区(2)之结构稳定。如申请专利范围第33、40、50或51项中任一项之制造方法,其中该载体层(300)至少一部份被薄化或去除。如申请专利范围第67项之制造方法,其中该半导体层序列在该载体层薄化或去除之后被结构化成多个半导体功能区。如申请专利范围第40项之制造方法,其中该载体层(300)对应于半导体功能区(2)之配置而被结构化,以形成多个载体层区域,其至少一部份形成光电组件(1)之半导体功能区(2)之载体(3)。如申请专利范围第50或51项之制造方法,其中该载体层至少在一部份区域中被去除且该缺口或侧面是由远离该稳定层之此侧而形成在半导体层序列或半导体功能区中。如申请专利范围第33、50或51项中任一项之制造方法,其中该光电组件(1)具有一种包封(16),其基本上以密封方式包围着半导体功能区(2)。如申请专利范围第50或51项中任一项之制造方法,其中该光电组件具有一种封罩(4),其至少一部份包封着半导体功能区(2)或使半导体功能区(2)改变形式且该封罩在划分时至少一部份是由稳定层(4,170,500)所形成。如申请专利范围第71项之制造方法,其中该包封(16)包含该封罩(4)且包含至少另一个包封元件(18)。如申请专利范围第33、40、50或51项中任一项之制造方法,其中此制造方法是在晶圆复合物中进行。
地址 德国