发明名称 一种高性能低功耗CAVLC解码器设计方法
摘要 一种高性能低功耗CAVLC解码器设计方法。本发明提出PCCF、ZCS、HLLT、ZTEBA和IDS这5项技术提升CAVLC解码器的性能,减小CAVLC的各项功耗。PCCF技术是指系统的各个部件都有使能信号,在当前部件没有操作的情况下,进入低能耗的状态。ZCS技术是指在解码过程中能自动识别全零的块,并且跳过不进行解码的技术。HLLT技术是将表的入口点从平面遍历式的访问改为层次性的根据概率模型使出现频率高的入口点优先访问的技术。ZTEBA技术是根据算术逻辑去除左边零表的技术。IDS是提升访问缓存性能的交叉双重堆栈技术。
申请公布号 CN102148971A 申请公布日期 2011.08.10
申请号 CN201010106075.X 申请日期 2010.02.04
申请人 成都市世嘉电子实业有限公司 发明人 杨华岚
分类号 H04N7/26(2006.01)I 主分类号 H04N7/26(2006.01)I
代理机构 代理人
主权项 一种高性能低功耗CAVLC解码器设计方法,其特征在于,包括如下步骤:1)完成系统整体架构设计。2)完成Coeff_token解码器电路设计。3)完成T1解码器电路设计。4)完成Level解码器电路设计。5)完成Totalzero解码器电路设计。6)完成Run_before解码器电路设计。7)完成IDS缓存电路设计。
地址 610041 四川省成都市武侯区林荫街九号