发明名称 | 塔康接收系统与高速智能统一总线接口方法 | ||
摘要 | 本发明公开了一种塔康接收系统与高速智能统一总线接口方法,用于解决现有的塔康接收系统无法直接接入高速智能统一总线的技术问题。技术方案是采用普通低频器件进行电平转换、高速智能统一总线编码,采用高速逻辑器件接收高速智能统一总线的发送允许信号,采用高速双端口RAM缓存数据,设置选择开关切换双端口RAM的高低速读写时钟,采用数据并转串及控制单元将并行信号进行串行转换及控制串行信号向高速智能统一总线的发送,实现了塔康接收系统与高速智能统一总线的接口。 | ||
申请公布号 | CN102147784A | 申请公布日期 | 2011.08.10 |
申请号 | CN201010577984.1 | 申请日期 | 2010.12.02 |
申请人 | 西北工业大学 | 发明人 | 史忠科;贺莹;辛琪 |
分类号 | G06F13/40(2006.01)I | 主分类号 | G06F13/40(2006.01)I |
代理机构 | 西北工业大学专利中心 61204 | 代理人 | 黄毅新 |
主权项 | 一种塔康接收系统与高速智能统一总线接口方法,其特征在于包括以下步骤:(1)塔康接收系统信号首先通过电平转换单元转换成与高速智能统一总线内部电平一致的信号,并发送至高速智能统一总线编码单元;(2)高速智能统一总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码,然后在低频同步信号控制下将发送信息送入双向存储器等待发送;(3)塔康接收系统通过高速逻辑阵列连续自动接收并判断来自高速智能统一总线的允许发送信号;(4)收到允许发送信号后,通过选择开关关闭低频同步信号而开通高频同步信号,通过数据并转串及控制向高速智能统一总线发送地址和信号。 | ||
地址 | 710072 陕西省西安市友谊西路127号 |