一种降低FPGA芯片功耗的电路和方法

摘要

本发明公开了一种降低FPGA芯片功耗的电路和方法，其中，该电路包括：一事件观测器和一时钟切换电路；所述事件观测器用于监测是否有待处理的信息，以给出时钟切换的信号；所述时钟切换电路用于根据所述事件观测器给出的结果在不同速率的时钟之间进行时钟切换，并且在时钟切换的过程中，不产生小于所有输入时钟周期的时钟脉冲。本发明提供了一种简单的方法和电路，实现在不需要大量改动系统结构的情况下有效地降低系统的功耗；本发明还可以对同步设计的模块或系统进行改进，只需增加少量的电路，就可以模块或系统的工作时钟在高速和低速之间自动切换，从而在不影响原设计的情况下，最大程度地降低FPGA的功耗。

主权项

一种降低FPGA芯片功耗的电路，其特征在于，包括：一事件观测器和一时钟切换电路；所述事件观测器用于监测是否有待处理的信息，以给出时钟切换的信号；所述时钟切换电路用于根据所述事件观测器给出的结果在不同速率的时钟之间进行时钟切换，并且在时钟切换的过程中，不产生小于所有输入时钟周期的时钟脉冲；其中，所述时钟包括第一速率时钟和第二速率时钟，所述时钟切换电路在所述第一速率时钟和第二速率时钟为低电平时进行所述第一速率时钟和第二速率时钟之间的切换。