发明名称 用于优化存储器读出放大器时序的电路和方法
摘要 一种存储器(10),具有存储单元(12、16、18)的阵列、字线驱动器(36)、读出放大器(46)和读出使能电路(50)。每一个存储单元都具有用于将存储部分(26、28、30、32)耦合至位线(BL)的耦合晶体管(20、22)。耦合晶体管具有平均阈值电压和最大阈值电压。字线驱动器(36)被耦合至阵列并且用于使能阵列内存储单元中的选定行。读出放大器(46)响应于读出使能信号检测选定行(WLB)中存储单元(12)的状态。读出使能电路以基于最大阈值电压的时间提供读出使能信号。该时序充分迟地使能读出放大器(46)用于低温操作,同时与仅使用平均阈值电压来提供读出使能信号的时序通常能够实现的操作相比,其在高温下能够提供更快的操作。
申请公布号 CN102150213A 申请公布日期 2011.08.10
申请号 CN200980134809.0 申请日期 2009.06.26
申请人 飞思卡尔半导体公司 发明人 J·D·伯纳特;A·B·霍夫勒
分类号 G11C7/06(2006.01)I;G11C7/08(2006.01)I;G11C11/413(2006.01)I;G11C11/416(2006.01)I 主分类号 G11C7/06(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 金晓
主权项 一种存储器,包括:存储单元阵列,其中每一个存储单元包括用于将存储部分耦合至位线的耦合晶体管,其中所述阵列内的耦合晶体管的阈值电压的统计平均值是平均阈值电压,并且至少一个耦合晶体管具有最大可能阈值电压;字线驱动器,耦合至所述阵列,用于使能所述阵列内存储单元中的选定行;读出放大器,用于响应于读出使能信号检测所述选定行中的存储单元的状态;以及读出使能电路,用于以基于最大可能阈值电压的时间提供读出使能信号。
地址 美国得克萨斯