具有基本处理器的数据处理电路,包括该电路的阵列的数据处理组件以及包括该组件的矩阵传感器

摘要

本发明涉及一种数据处理电路，其组合地包括：数据处理单元(UB)，其包括两个均具有信号输入端和信号输出端的信号转换电路(Inv1，Inv2)，以及连接到所述转换电路的输入端和输出端的一组受控开关(R1，W1，R2，W2)，所述数据处理单元还包括二进制信号输入端(H)和二进制信号输出端(F)；包括通过另一组开关连接到存储器总线布置(总线dRAM)的一组电容(Ccell)的存储器单元(dram)，所述每个电容能够存储二进制数据片；连接到处理单元的总线；用于所述受控开关的控制信号的一组输入端，所述数据处理单元(UB)能够响应于控制信号的数据序列至少执行如下操作：在电容中写入二进制数据，从电容中读出存储在那里的二进制数据并且将该数据施加到输出端，以及逻辑地组合存储在至少两个电容中的二进制数据。

主权项

一种数据处理电路，其特征在于，组合地包括：‑数据处理单元(UB)，该数据处理单元包括两个均具有信号输入端和信号输出端的信号转换电路(Inv1，Inv2)，以及连接到所述转换电路的输入端和输出端的一组受控开关(R1，W1，R2，W2)，其中所述数据处理单元进一步包括二进制信号输入端(H)和二进制信号输出端(F)，‑存储器单元(dRAM)，该存储器单元包括一组电容(Ccell)，其通过另外一组每一个能够存储二进制数据的开关(M1，Mp)连接到存储器总线布置(总线dRAM)，其中所述总线连接到处理单元，‑一组用于所述受控开关的控制信号的输入端，其中所述数据处理单元能够响应控制信号数据序列执行至少如下操作：‑‑将施加到输入行上的二进制数据写入电容，‑‑读出存储在电容中的二进制数据，并将其施加到输出行，以及‑‑逻辑地组合存储在至少两个电容中的二进制数据。