发明名称 |
半导体元件金属栅极堆叠的制造方法 |
摘要 |
本发明提供一种半导体元件金属栅极堆叠的制造方法。该方法包括:形成高介电常数材料层;形成多晶硅层;图案化高介电常数材料层与多晶硅层,分别形成第一伪栅极与第二伪栅极;形成层间介电材料;对半导体基板实施第一化学机械研磨工艺,以露出第一与第二伪栅极;自第一伪栅极移除多晶硅层,以获得第一栅极沟槽;形成第一金属电极于第一栅极沟槽中;实施第二化学机械研磨工艺;形成掩模覆盖第一场效应晶体管区域,露出第二伪栅极;自第二伪栅极移除多晶硅层,以获得第二栅极沟槽;形成第二金属电极于第二栅极沟槽中;以及实施第三化学机械研磨工艺。本发明可以使金属栅电极得以维持其完整性与期望的工作函数并改善电路效能。 |
申请公布号 |
CN102148147A |
申请公布日期 |
2011.08.10 |
申请号 |
CN201010194869.6 |
申请日期 |
2010.05.31 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
张立伟;庄学理 |
分类号 |
H01L21/28(2006.01)I;H01L21/8238(2006.01)I;H01L21/822(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
北京市德恒律师事务所 11306 |
代理人 |
陆鑫;高雪琴 |
主权项 |
一种半导体元件金属栅极堆叠的制造方法,包括:形成一高介电常数材料层于一半导体基板上;形成一多晶硅层于该高介电常数材料层上;图案化该高介电常数材料层与该多晶硅层,以形成一第一伪栅极于一第一场效应晶体管区域中与一第二伪栅极于一第二场效应晶体管区域中;形成一层间介电材料于该半导体基板上;对该半导体基板实施一第一化学机械研磨工艺,以露出该第一伪栅极与该第二伪栅极;自该第一伪栅极移除该多晶硅层,以获得一第一栅极沟槽;形成一第一金属栅电极于该第一栅极沟槽中;对该半导体基板实施一第二化学机械研磨工艺;形成一掩模覆盖该第一场效应晶体管区域,露出该第二伪栅极;自该第二伪栅极移除该多晶硅层,以获得一第二栅极沟槽;形成一第二金属栅电极于该第二栅极沟槽中;以及对该半导体基板实施一第三化学机械研磨工艺。 |
地址 |
中国台湾新竹市 |