高速写入相变存储器及其高速写入方法

摘要

本发明涉及一种高速写入相变存储器及其高速写入方法，其包括至少两个相互独立的地址寄存器、数据寄存器、SET驱动电路、列选通器、相变电阻存储阵列、行地址译码器及列地址译码器，可同时对多组对应于不同地址下的相变存储单元进行写入操作，使得数据写入周期小于传统相变存储单元的写入周期，从而提高相变存储器的写入速度。

主权项

一种高速写入相变存储器，所述高速写入相变存储器包括地址寄存器和数据寄存器，用于存储多位数据和多位地址；SET驱动电路，用于同时驱动多位数据的并行写入；列选通器，用于同时选通多条位线；行地址译码器；列地址译码器；相变电阻存储阵列；由所述列选通器、行地址译码器及列地址译码器控制；读出放大电路；RESET驱动电路；逻辑控制电路；用于控制各个电路之间的连接；其特征在于：所述高速写入相变存储器包括至少两个相互独立的地址寄存器、数据寄存器、SET驱动电路、列选通器、相变电阻存储阵列、行地址译码器及列地址译码器；其中，该存储器的写入步骤如下；CS信号控制地址和数据寄存器，CS信号的上升沿触发地址和数据寄存器；将要写入的第一组数据和与之对应的地址，寄存在第一地址和第一数据寄存器中，并经过一小段时间延迟，待信号稳定后，第一SET驱动电路和RESET驱动电路同时工作，对由第一行地址译码器，第一列地址译码器和第一列选通器控制的第一相变存储阵列进行数据写入；当RESET操作完成后，不等待第一SET驱动电路完成写操作，CS信号第二个上升沿触发第二地址和第二数据寄存器，将第二组要写入的数据和与之对应的地址，寄存在第二地址和第二数据寄存器中，并经过一小段时间延迟，待信号稳定后，第二SET驱动电路和RESET驱动电路同时工作，对由第二行地址译码器，第二列地址译码器和第二列选通器控制的第二相变存储阵列进行数据写入；以此类推，继续连续写入数据。