一种叠层片式压敏电阻排

摘要

本发明公开了一种叠层片式压敏电阻排，呈长方体状结构，包括侧内电极、侧外电极、压敏陶瓷基体及其表面绝缘层，其特征在于：沿长方体的宽度方向集成至少两个独立的单体叠层片式压敏电阻，所述独立的单体叠层片式压敏电阻的侧外电极沿长方体的长度方向并排均匀对称设置，每组侧外电极分别与压敏陶瓷基体内部设置的一组侧内电极相连。所述一组侧内电极包括至少一个内电极叠层单元，所述侧内电极之间以及内电极叠层单元之间的间隙是压敏陶瓷基体。所述内电极叠层单元由N{≥1的正整数}+1个相同参数的内电极组成。本发明是多个独立的单体叠层片式压敏电阻集成的排列式产品，可以显著减小PCB板占用空间，为电子线路设计提供更多便利。

主权项

一种叠层片式压敏电阻排，呈长方体状结构，包括侧内电极、侧外电极、压敏陶瓷基体及其表面绝缘层，其特征在于：沿长方体的宽度方向集成至少两个独立的单体叠层片式压敏电阻，所述独立的单体叠层片式压敏电阻的侧外电极沿长方体的长度方向并排均匀对称设置，每组侧外电极分别与压敏陶瓷基体内部设置的一组侧内电极相连；所述一组侧内电极包括至少一个内电极叠层单元，所述侧内电极之间以及内电极叠层单元之间的间隙是压敏陶瓷基体；所述内电极叠层单元由N{≥1的正整数}+1个相同参数的内电极组成。