发明名称 |
一种SOI型P-LDMOS |
摘要 |
本发明提供了一种SOI型P-LDMOS,包括:半导体衬底层、介质埋层和半导体有源层,所述半导体有源层内具有多个间隔设置的n+掺杂区,位于介质埋层与半导体有源层的交界面的半导体有源层一侧,所述半导体有源层内无轻掺杂漏区域。该方案与现有技术相比,相邻的两个未耗尽的n+掺杂区之间形成了界面电荷岛,当外加电压时,在库仑力的作用下,空穴积累在半导体有源层与介质埋层的交界面,能够增强介质埋层的电场强度,从而提高该器件的纵向击穿电压,以实现在不增加半导体有源层和介质埋层厚度的前提下,提高SOI型P-LDMOS的击穿电压,实现提升其高压应用范围的能力。同时,该方案可以简化SOI型P-LDMOS的制造工艺,提高其生产效率。 |
申请公布号 |
CN102142460A |
申请公布日期 |
2011.08.03 |
申请号 |
CN201010612349.2 |
申请日期 |
2010.12.29 |
申请人 |
电子科技大学 |
发明人 |
张波;吴丽娟;乔明;胡盛东;胡曦;李肇基 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
逯长明 |
主权项 |
一种SOI型P‑LDMOS,包括:半导体衬底层、介质埋层和半导体有源层,其特征在于:所述半导体有源层内具有多个间隔设置的n+掺杂区,位于介质埋层与半导体有源层的交界面的半导体有源层一侧;所述P‑LDMOS的半导体有源层内无轻掺杂漏区域。 |
地址 |
611731 四川省成都市成华区电子科技大学211楼805室 |