发明名称 半导体存储器的制造方法
摘要 本发明的目的在于:以简化了的工序形成具有精度好的铁电电容的半导体存储器。在形成于层间绝缘膜(8)上的接触孔(8a)中埋入W等金属材料形成钨栓(31),然后,将该层间绝缘膜(8)刻蚀掉规定的厚度,使钨栓(31)的顶端部突出。接着,在其上依次形成构成铁电电容的Pt膜、铁电薄膜以及Pt膜。而且,通过一并刻蚀对这些Pt膜、铁电薄膜以及Pt膜进行构图,形成以铂电极(32、34)夹持铁电薄膜(33)的结构的铁电电容。
申请公布号 CN1929114B 申请公布日期 2011.08.03
申请号 CN200610004794.4 申请日期 2006.01.28
申请人 冲电气工业株式会社 发明人 小林康孝;猪股大介
分类号 H01L21/8239(2006.01)I 主分类号 H01L21/8239(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 浦柏明;刘宗杰
主权项 一种半导体存储器的制造方法,将铁电电容作为存储元件,其特征在于,依次进行下述工序:在衬底上形成上述存储元件以外的电路并在该电路上形成层间绝缘膜;在上述层间绝缘膜上,在形成上述存储元件的地方,形成贯通该层间绝缘膜并到达形成在上述衬底上的电路的接触孔;在上述接触孔中埋入金属材料,形成层间连接用的金属栓;通过刻蚀将上述层间绝缘膜的表面除去规定的厚度,使上述金属栓的顶端部从该层间绝缘膜的表面突出规定的长度;在上述层间绝缘膜和从该层间绝缘膜突出的上述金属栓的整个表面上,直接形成成为上述铁电电容的下部电极的第1金属膜;在上述第1金属膜的表面形成成为上述铁电电容的电介质的铁电薄膜;在上述铁电薄膜的表面形成成为上述铁电电容的上部电极的第2金属膜;以及通过一并刻蚀对上述第2金属膜、上述铁电薄膜以及上述第1金属膜进行构图,形成上述铁电电容。
地址 日本东京