半导体元件及其制法

摘要

本发明提供一种半导体元件及其制法，该半导体元件包括：一半导体基材；一接合焊盘位于该半导体基材之上；一应力缓冲结构部分地覆盖该接合焊盘并暴露一部分的接合焊盘，其中该应力缓冲结构包括一阶梯状侧壁，该阶梯状侧壁从该暴露的接合焊盘逐渐地向上延伸；以及一凸块底层金属层位于该暴露的接合焊盘上与该阶梯状侧壁之上，其中该凸块底层金属的形状与该阶梯状侧壁的形状一致。本发明的接合结构包括一阶梯状应力缓冲层位于具有同样阶梯状的凸块底层金属层之下。本发明的凸块底层金属结构与应力缓冲结构的阶梯状构造会造成较均匀的应力分布，且降低芯片底下介电材料与凸块底层金属结构自身的最大/平均应力值。

主权项

一种半导体元件，包括：一半导体基材；一接合焊盘位于该半导体基材之上；一应力缓冲结构部分地覆盖该接合焊盘并暴露一部分的接合焊盘，其中该应力缓冲结构包括一阶梯状侧壁，该阶梯状侧壁从该暴露的接合焊盘逐渐地向上延伸；以及一凸块底层金属层位于该暴露的接合焊盘上与该阶梯状侧壁之上，其中该凸块底层金属的形状与该阶梯状侧壁的形状一致。