一种半导体器件的制造方法

摘要

一种半导体器件的制造方法，所述方法在栅极替代工艺(Replacementgate或Gate last)制备CMOS晶体管过程中，在去除伪栅堆叠后，在去除伪栅堆叠形成的第一开口内形成L形侧墙以及其上的第二侧墙或L形侧墙，来重新定义替代栅的尺寸，起到调节替代栅堆叠与源/漏区域以及源/漏延伸区重叠电容的作用；而后通过在替代栅堆叠中的栅电极的侧壁形成替代侧墙，进一步减小侧墙与源/漏区域以及源/漏延伸区的重叠电容，进而减小器件整体的重叠电容，此外，以较易实现的工艺方法得到更小器件尺寸的器件。

主权项

一种半导体器件的制造方法，所述方法包括：A.提供半导体衬底；B.在所述半导体衬底上形成伪栅堆叠，以及在所述伪栅堆叠侧壁形成伪侧墙，以及在所述半导体衬底内形成源/漏延伸区和/或halo区以及源极区和漏极区，并覆盖所述源极区和漏极区形成内层介电层，其中所述伪栅堆叠包括伪栅介质层和伪栅极；C.在所述伪侧墙的内壁间形成第一开口；D.在所述第一开口内分别沉积两种不同的介质材料，并去除所述第一开口内的部分介质材料以暴露衬底，分别形成L形侧墙和在其上的第二侧墙，从而形成开口宽度小于第一开口的第二开口；E.在所述第二开口内形成替代栅堆叠，所述替代栅堆叠包括栅介质层和栅电极；F.去除所述伪侧墙、L形侧墙、第二侧墙以及在所述替代栅堆叠中侧壁部分的栅介质层；G.在所述栅电极侧壁形成替代侧墙。