| 主权项 |
一种快闪记忆体的形成方法，包含：提供一基板；形成复数个浮置闸极于该基板上；形成一第一共形介电层覆盖该基板及该复数个浮置闸极；形成一第二共形介电层覆盖该第一共形介电层；去除一部份之该第二共形介电层以露出该第一共形介电层；形成一共形前驱物层(conformal precursor layer)覆盖该第二共形介电层及该露出的第一共形介电层；氧化该共形前驱物层以形成一控制闸极氧化层于该复数个浮置闸极之间；及形成一控制闸极于该控制闸极氧化层上。如请求项1所述之快闪记忆体的形成方法，其中在形成该复数个浮置闸极于该基板上之前，更包含形成一浮置闸极绝缘层于该基板上。如请求项1所述之快闪记忆体的形成方法，其中形成该复数个浮置闸极于该基板上系包含形成一图案化牺牲层以定义该复数个浮置闸极。如请求项1所述之快闪记忆体的形成方法，其中形成该第一共形介电层包含形成一底氧化层以覆盖形成在基底上的一绝缘层。如请求项4所述之快闪记忆体的形成方法，其中形成该第二共形介电层包含形成一氮化层，以覆盖该底氧化层。如请求项1至5之任一项所述之快闪记忆体的形成方法，其中去除该部份之该第二共形介电层以露出该第一共形介电层系藉由非等向性蚀刻来执行。如请求项1所述之快闪记忆体的形成方法，其中在形成该共形前驱物层之前，更包含清洁该第二共形介电层及该露出的第一共形介电层。如请求项1所述之快闪记忆体的形成方法，其中该共形前驱物层包含非晶矽。如请求项1至5之任一项所述之快闪记忆体的形成方法，其中该共形前驱物层包含四乙基正矽酸盐(tetraethylorthosilicate,TEOS)。如请求项6所述之快闪记忆体的形成方法，其中该共形前驱物层包含四乙基正矽酸盐(tetraethylorthosilicate,TEOS)。如请求项1所述之快闪记忆体的形成方法，其中形成该共形前驱物层系藉由低压化学气相沉积法来执行。如请求项6所述之快闪记忆体的形成方法，其中形成该共形前驱物层系藉由低压化学气相沉积法来执行。如请求项9所述之快闪记忆体的形成方法，其中形成该共形前驱物层系藉由低压化学气相沉积法来执行。如请求项1所述之快闪记忆体的形成方法，其中氧化该共形前驱物层更包含形成复数个顶氧化层覆盖该复数个浮置闸极。如请求项1所述之快闪记忆体的形成方法，其中氧化该共形前驱物层系以乾式氧化制程来执行。如请求项6所述之快闪记忆体的形成方法，其中氧化该共形前驱物层系以乾式氧化制程来执行。如请求项9所述之快闪记忆体的形成方法，其中氧化该共形前驱物层系以乾式氧化制程来执行。如请求项1所述之快闪记忆体的形成方法，其中氧化该共形前驱物层系以湿式氧化制程来执行。如请求项6所述之快闪记忆体的形成方法，其中氧化该共形前驱物层系以湿式氧化制程来执行。如请求项9所述之快闪记忆体的形成方法，其中氧化该共形前驱物层系以湿式氧化制程来执行。如请求项1所述之快闪记忆体的形成方法，其中形成该控制闸极包含沉积多晶矽于该控制闸极氧化层上。 |
